Lieferkette für KI-Beschleuniger gerät unter Druck: T-Glass wird knapp

Die Geschichte der KI-Beschleuniger wird meist über Nvidias GPU-Roadmap oder die Foundry-Kapazität von TSMC erzählt. Laut Tom's Hardware kontrolliert jedoch ein japanisches Unternehmen namens Nittobo rund 90 Prozent des weltweiten Angebots eines Spezialgewebes aus Glasfasern, das als T-Glass bekannt ist. Dieses Material steckt in jedem fortschrittlichen KI-Chipgehäuse. Die Nachfrage übersteigt inzwischen das Angebot.

T-Glass ist ein Glasgewebe mit niedrigem CTE. Es sitzt im organischen Kern von IC-Substraten, also in der Verbindungsschicht zwischen einem Chip und seiner Leiterplatte. Es hält große, stark hitzebelastete Gehäuse maßhaltig. Je größer KI-Prozessoren werden und je heißer sie laufen, desto schwieriger wird diese Aufgabe. Laut Tom's Hardware hängt die Physik, mit der KI-Prozessoren flach und funktionsfähig gehalten werden, von T-Glass ab.

Warum sich das Angebot nicht einfach einschalten lässt

Nittobo verdreifacht die Kapazität in seinem Werk in Fukushima. Doch das neue Angebot erreicht den Markt erst Mitte 2027. Dieser Zeitplan ist wichtig, weil T-Glass keine Massenware ist, die sich kurzfristig ersetzen oder hochfahren lässt. Das Material erfordert spezialisierte elektrische Schmelzöfen, die bei 1.600 bis 1.700 Grad Celsius arbeiten. Der Prozess umfasst das Schmelzen von kieselsäurereichem Glas, das Spinnen zu Garn und das Weben zu einem ultradünnen Gewebe. Laut Tom's Hardware erfordert der Hochlauf Jahre an Investitionen und Fachwissen.

Eine andere Glasfaser, E-Glass, wird auf dieselbe Weise verwendet, ist aber billiger und dient vor allem einfacheren Chips wie Mikrocontrollern und älteren Mobilprozessoren. Wo T-Glass gewinnt, ist die thermische Festigkeit. Für leistungsstärkere Chips, insbesondere massive 2.5D- und 3D-Packaging-Lösungen, ist T-Glass die bevorzugte Option.

Bilal Hachemi, Analyst bei Yole Group, der die Lieferkette für IC-Substrate verfolgt, sagte gegenüber Tom's Hardware Premium, der Ersatz von T-Glass sei nicht einfach, weil es "spezifische Dielektrizitäts- und CTE-Werte hat, die für die KI-Chips besser funktionieren, besonders für den organischen Kern". Hachemi merkte auch an, dass die IC-Substratindustrie historisch mit dünnen Margen gearbeitet habe, sodass selbst bescheidene Nachfrageschübe Engpässe auslösen können. "Jeder Anstieg der Nachfrage nach Aufbaumaterialien, ABF-Material oder T-Glass kann einen potenziellen Engpass verursachen, weil er den Grundlagen dieser Industrie widerspricht", sagte er.

Die Zahlen hinter der Verknappung

Der aktuelle Engpass wird von Hyperscalern getrieben, die immer größere Chipgehäuse bauen, die pro Einheit mehr T-Glass verbrauchen. Laut Daten von Nvidia, die Tom's Hardware zitiert, sind die Interposer-Größen von 814mm2 für die Hopper-Architektur auf 1,700mm2 für Blackwell gewachsen, ein Anstieg um 109 Prozent. Die kommenden Generationen Rubin und Feynman skalieren weiter.

Bank of America schätzt, dass der Geschäftsbereich Elektronikmaterialien von Nittobo seinen Umsatz von 40,9 Milliarden Yen (266 Millionen Dollar) im Jahr 2025 auf 87,7 Milliarden Yen bis März 2028 nahezu verdoppeln wird, mit operativen Margen von annähernd 48 Prozent. Takashi Enomoto, Research-Analyst bei Bank of America, sagte, die Nachfrage nach T-Glass-Gewebe "dürfte stärker wachsen als ursprünglich erwartet". Er fügte hinzu, der Fokus habe auf dickem T-Glass für GPU- und CPU-Semi-Packages gelegen, doch die Nachfrage nach ultradünnem T-Glass dürfte nun steigen, da führende Geräte von E-Glass abrücken.

Das Ringen um Zuteilung hat bereits ein ungewöhnliches Bild erzeugt. Hachemi sagte, dass Nvidia sich direkt an einen vorgelagerten Materiallieferanten wie Nittobo wendet, sei beispiellos. "Zum ersten Mal sehen wir, dass Nvidia, der Endkunde, sich an die vorgelagerten Materiallieferanten wendet, um sich die Kapazität zu sichern und sicherzustellen, dass sie sie bekommen", sagte er gegenüber Tom's Hardware. Die Sorge ist, dass konkurrierende Chipabnehmer um den Rest kämpfen müssen, sobald Nvidia seinen Anteil festgeschrieben hat.

Nittobo verlässt sich nicht allein auf Fukushima. Das Unternehmen verdoppelt die Kapazität für das Rohgarn in seinem Werk in Taiwan und importiert Garn zurück nach Japan für die Gewebeherstellung. Zudem hat es eine Kooperationsvereinbarung mit Nanya Plastics geschlossen, um einen Teil der Weberei auszulagern. Bis 2027 sollen laut Tom's Hardware rund 20 Prozent des Glasgewebes von Nittobo von Nanya gewebt werden.

Bill Ho, Analyst bei Yuanta, beschrieb das Bild stromabwärts unverblümt: "Da das T-Glass-Angebot jetzt noch knapper ist, geben die Lieferanten keine Lieferzeiten mehr an." Die Lieferzeiten für kupferkaschierte Laminate, ein nachgelagertes Material, haben sich von normalerweise 8 bis 10 Wochen auf über 20 gestreckt, und die Preise sind um 20 bis 30 Prozent gestiegen.

Ein paralleles Problem: Wie viel Speicher Inferenz tatsächlich braucht

Wenn Materialien die Angebotsseite einschränken, begrenzt die Speicherbandbreite die Designseite. Auf den Hot Chips 2026 präsentierte d-Matrix seinen Raptor 3D-DRAM-Beschleuniger für generative Inferenz. Wie das Problem gefasst wird, ist laut dem Bericht von ServeTheHome lesenswert als Aussage darüber, wo die KI-Hardware feststeckt. Die Modellgewichte wachsen weiter, und der KV-Cache skaliert mit der Kontextlänge multipliziert mit der Batch-Größe. Der Bericht von ServeTheHome nennt das Beispiel von 64 Nutzern bei 1M Kontext, die rund 935 GB KV-Cache erzeugen.

SRAM erreicht das Bandbreitenziel, aber nur in winzigem Maßstab. Ein Paar Corsair-SRAM-Beschleunigerkarten erreicht rund 300 TB/s bei etwa 1 ns Latenz, fasst aber nur etwa 4 GB. Eine 6T-SRAM-Zelle ist rund 10-mal größer als eine DRAM-Zelle, und die Leckage läuft im GB-Maßstab auf Dutzende Watt. HBM löst das Kapazitätsproblem, kämpft aber mit der Bandbreite: ServeTheHome berichtet, d-Matrix verweise auf eine praktische Obergrenze von rund 20 TB/s für HBM4-Packages wie Nvidias Vera Rubin und AMDs Instinct MI455. Bei 2,4 pJ/Bit würde der Durchsatz von 100 TB/s durch HBM etwa 1,92 kW verbrauchen, bevor überhaupt Fabric-Verkehr gezählt wird.

Die Antwort von d-Matrix besteht darin, Compute direkt auf DRAM-Dies zu stapeln, mit einem TSMC-N4-Logikdie auf einem 3D-DRAM-Die mit 36 um Face-to-Face-Stapelung. Vertikales 3D-IO kommt laut ServeTheHome auf rund 0,3 bis 0,4 pJ, etwa 10-mal niedriger als HBM. Bei 32GB pro Karte mit 4-Bit-Gewichten und einem 8-Bit-KV-Cache dimensioniert d-Matrix nach eigenen Angaben so, dass ein Frontier-Modell wie Kimi K3 bei 1M Kontext in einen Scale-up mit 72 Karten passt.

Das Engineering-Detail ist der Ort, an dem die Schwierigkeit sitzt. Jede Tensor-Engine braucht ein 128B-Flit pro Zugriff. Mit 3 Bänken pro Kanal liefert ein einzelner Zugriff jedoch 96B zurück, sodass die Lieferung eines Flits zwei Zugriffe erfordert und 192B holt. Nahe 33 TB/s verschwendet das etwa 33 Prozent der Bandbreite. Die Antwort von d-Matrix, Stream Blocking, teilt einen partiellen 32B-Zugriff auf drei Flits auf. 100 TB/s bei 0,37 pJ/Bit zu bewegen, ergibt 296 W allein für I/O.

Hyperscaler bauen ihre eigenen, mit Vorsicht

Microsofts Maia 200, auf derselben Konferenz vorgestellt und von ServeTheHome behandelt, zeigt das andere Ende des Kompromisses. Der 3nm-Chip hat 140 Milliarden Transistoren, sechs Stapel HBM3e, 7TB/second HBM-Bandbreite, 10.000 TFLOPS FP4-Leistung und eine TDP von 750 Watt, mit einem 820mm2 großen SoC-Die. Microsoft kombinierte ihn mit einer vollständig verbundenen Quad-Topologie und ganz ohne Scale-out-Netzwerk: Alles ist Scale-up, über 128 Racks und 6.000 Chips in der gezeigten Folie. Die Software Defined Local Access genannte Datenflussarchitektur des Unternehmens hält Datenzugriffe lokal und legt den Datenfluss zur Kompilierzeit fest. Das bringt Determinismus und senkt Fabric-Verkehr.

Nichts davon lockert die Materialbeschränkung. Alibabas Zhenwu V900, angekündigt mit 216GB Speicher und 1.200GB/s Inter-Chip-Bandbreite und geplanter Massenproduktion für Q1 2027, bringt einen weiteren Käufer in die Warteschlange, wie die Wochenübersicht von SemiEngineering vom 25. September anmerkt. Samsung plant Berichten der Seoul Economic Daily zufolge, die Produktion der HBM4-Familie 2027 mindestens zu verdoppeln. CXMT erklärte, seine fünfte DRAM-Generation G5 sei in die Massenproduktion gegangen, mit einer aktiven Halbteilung von 11,95nm, ohne jedoch die Fertigungsausbeuten offenzulegen. Mehr Speicher und mehr Beschleuniger bedeuten mehr Substrat, und mehr Substrat bedeutet mehr T-Glass.

Die unbequeme Schlussfolgerung lautet, dass die bindende Beschränkung für KI-Compute im Jahr 2027 möglicherweise nicht die Lithografie oder das HBM-Angebot ist, sondern ein gewebtes Glasgewebe von einem einzigen Unternehmen in Fukushima, bei dem ein Wettbewerber beim Weben hilft und niemand eine Lieferzeit nennen will.