Niedobór T-glass uderza w łańcuch dostaw akceleratorów AI
Specjalistyczna tkanina z włókna szklanego T-glass, której globalne dostawy w około 90 procentach kontroluje japońska Nittobo, stała się kolejnym wąskim gardłem produkcji akceleratorów AI. Ceny wzrosły o 20 do 30 procent, a terminy dostaw przekraczają 20 tygodni.

O akceleratorach AI opowiada się zwykle przez roadmapę GPU Nvidii albo moce produkcyjne TSMC. Tymczasem według Tom's Hardware japońska firma Nittobo kontroluje około 90 procent globalnych dostaw specjalistycznej tkaniny z włókna szklanego zwanej T-glass. Ten materiał siedzi w każdym zaawansowanym pakiecie układu AI. Popyt przewyższa podaż.
T-glass to tkanina szklana o niskim współczynniku rozszerzalności cieplnej. Trafia do organicznego rdzenia podłoży IC, czyli warstwy łączącej układ z płytką drukowaną. Utrzymuje stabilność wymiarową dużych pakietów, które wydzielają dużo ciepła. Gdy procesory AI stają się większe i pracują w wyższych temperaturach, to zadanie jest trudniejsze. Według Tom's Hardware od T-glass zależy to, czy procesory AI pozostaną płaskie i sprawne.
Dlaczego podaży nie da się tak po prostu włączyć
Nittobo potraja moce produkcyjne w zakładzie w Fukushimie. Nowa podaż trafi jednak na rynek dopiero w połowie 2027 roku. Ten termin ma znaczenie, bo T-glass nie jest towarem, który da się zastąpić albo szybko uruchomić. Materiał wymaga specjalistycznych elektrycznych pieców do topienia pracujących w temperaturze od 1 600 do 1 700 stopni Celsjusza. Proces obejmuje topienie szkła bogatego w krzemionkę, przędzenie go w przędzę i tkanie w ultracienką tkaninę. Tom's Hardware podaje, że skalowanie tego zajmuje lata inwestycji i wymaga wiedzy specjalistycznej.
Inne włókno szklane, E-glass, jest używane w ten sam sposób, ale jest tańsze i trafia głównie do układów niższej klasy, takich jak mikrokontrolery i starsze procesory mobilne. T-glass wygrywa wytrzymałością termiczną. W przypadku układów o wyższej mocy, zwłaszcza wielkich pakietów 2.5D i 3D, T-glass jest preferowaną opcją.
Bilal Hachemi, analityk Yole Group śledzący łańcuch dostaw podłoży IC, powiedział Tom's Hardware Premium, że zastąpienie T-glass nie jest łatwe, bo materiał ten „ma określone wartości przenikalności elektrycznej i współczynnika rozszerzalności cieplnej, które lepiej sprawdzają się w układach AI, zwłaszcza w organicznym rdzeniu”. Hachemi zauważył też, że branża podłoży IC od zawsze działała na cienkich marżach, więc nawet umiarkowany skok popytu może wywołać niedobór. „Każdy wzrost popytu na materiały do budowy warstw, materiał ABF czy T-glass może spowodować potencjalny niedobór, bo to stoi w sprzeczności z podstawami tej branży” – powiedział.
Liczby stojące za zaciskaniem
Obecne napięcie napędzają hiperskalerzy. Budują coraz większe pakiety układów, które zużywają więcej T-glass na jednostkę. Według danych Nvidii, na które powołuje się Tom's Hardware, rozmiary interposerów wzrosły z 814 mm2 w architekturze Hopper do 1 700 mm2 w Blackwell, czyli o 109 procent. Nadchodzące generacje Rubin i Feynman mają skalować się dalej.
Bank of America szacuje, że sprzedaż segmentu materiałów elektronicznych Nittobo niemal się podwoi z 40,9 miliarda jenów (266 milionów dolarów) w 2025 roku do 87,7 miliarda jenów do marca 2028 roku, przy marżach operacyjnych zbliżających się do 48 procent. Takashi Enomoto, analityk Bank of America, powiedział, że popyt na tkaninę T-glass „prawdopodobnie wzrośnie bardziej, niż pierwotnie oczekiwano”. Dodał, że uwaga skupiała się na grubym T-glass do półpakietów GPU i CPU, ale teraz prawdopodobnie wzrośnie popyt na ultracienki T-glass, gdy wiodące urządzenia odejdą od E-glass.
Wyścig o alokację dał już nietypowy obraz. Hachemi powiedział, że bezpośrednie zwrócenie się Nvidii do dostawcy materiałów na wcześniejszym etapie łańcucha, takiego jak Nittobo, jest bez precedensu. „Po raz pierwszy widzimy, jak Nvidia, klient końcowy, zwraca się do dostawców materiałów wyżej w łańcuchu, żeby zabezpieczyć moce i mieć pewność, że je dostanie” – powiedział Tom's Hardware. Obawa polega na tym, że gdy Nvidia zablokuje swoją część, konkurencyjni nabywcy układów będą walczyć o resztę.
Nittobo nie opiera się wyłącznie na Fukushimie. Podwaja moce produkcji surowej przędzy w zakładzie na Tajwanie i importuje przędzę z powrotem do Japonii, gdzie powstaje tkanina. Firma zawarła też umowę o współpracy z Nanya Plastics, żeby zlecić część tkania na zewnątrz. Według Tom's Hardware do 2027 roku około 20 procent tkaniny szklanej Nittobo ma być tkane przez Nanyę.
Bill Ho, analityk Yuanta, opisał sytuację w dalszej części łańcucha bez ogródek: „Przy jeszcze bardziej ograniczonej podaży T-glass dostawcy nie podają już terminów dostaw”. Terminy dostaw laminatów miedzianych, materiału leżącego niżej w łańcuchu, wydłużyły się z normalnych 8 do 10 tygodni do ponad 20. Ceny wzrosły o 20 do 30 procent.
Równoległy problem: ile pamięci naprawdę potrzebuje inferencja
Jeśli materiały ograniczają podaż, przepustowość pamięci ogranicza projekt. Na Hot Chips 2026 firma d-Matrix przedstawiła swój akcelerator Raptor z pamięcią DRAM 3D do inferencji generatywnej. Sposób postawienia problemu, opisany przez ServeTheHome, warto przeczytać jako diagnozę miejsca, w którym utknął sprzęt do AI. Wagi modeli rosną, a pamięć KV cache skaluje się wraz z długością kontekstu pomnożoną przez rozmiar partii. W tekście ServeTheHome podano przykład 64 użytkowników przy kontekście 1M, co daje około 935 GB pamięci KV cache.
SRAM osiąga docelową przepustowość, ale tylko w bardzo małej skali. Dwie karty akceleratorów SRAM firmy Corsair osiągają około 300 TB/s przy opóźnieniu około 1 ns, ale mieszczą tylko około 4 GB. Komórka SRAM 6T jest około 10 razy większa od komórki DRAM, a upływy sięgają dziesiątek watów przy skali GB. HBM rozwiązuje problem pojemności, ale słabo radzi sobie z przepustowością: ServeTheHome podaje, że d-Matrix wskazuje praktyczny sufit około 20 TB/s dla pakietów HBM4, takich jak Nvidia Vera Rubin i AMD Instinct MI455. Przy 2,4 pJ/bit przetłoczenie 100 TB/s przez HBM zużyłoby około 1,92 kW, zanim policzy się jakikolwiek ruch w sieci połączeń.
Odpowiedzią d-Matrix jest ułożenie obliczeń bezpośrednio na stosie kości DRAM. Firma używa układu logicznego TSMC N4 na kości DRAM 3D w technologii łączenia twarzą do twarzy o rozmiarze 36 um. Pionowe wejście i wyjście 3D to około 0,3 do 0,4 pJ, czyli około 10 razy mniej niż HBM, według ServeTheHome. Przy 32 GB na kartę, wagach 4-bitowych i pamięci KV cache 8-bitowej d-Matrix dobiera rozmiar tak, żeby zmieścić model z czołówki, taki jak Kimi K3 przy kontekście 1M, w skali 72 kart, twierdzi firma.
Trudność tkwi w szczegółach inżynieryjnych. Każdy silnik tensorowy potrzebuje 128B na jedno odwołanie, ale przy 3 bankach na kanał pojedynczy dostęp zwraca 96B. Dostarczenie jednej porcji danych wymaga więc dwóch dostępów i pobiera 192B, marnując około 33 procent przepustowości przy blisko 33 TB/s. Odpowiedzią d-Matrix jest blokowanie strumieni, które współdzieli jeden częściowy dostęp 32B między trzy porcje danych. Przetłoczenie 100 TB/s przy 0,37 pJ/bit daje 296 W tylko na wejście i wyjście.
Hiperskalerzy budują własne, ostrożnie
Microsoft Maia 200, przedstawiony na tej samej konferencji i opisany przez ServeTheHome, pokazuje drugi koniec kompromisu. Układ w technologii 3 nm ma 140 miliardów tranzystorów, sześć stosów HBM3e, 7 TB/s przepustowości HBM, 10 000 TFLOPS wydajności FP4 i 750 W TDP, przy kości SoC o powierzchni 820 mm2. Microsoft połączył go w pełni połączoną topologią poczwórną i bez żadnej sieci do skalowania na zewnątrz. Wszystko skaluje się w górę, przez 128 szaf i 6 000 układów na pokazanym slajdzie. Architektura przepływu danych Software Defined Local Access firmy utrzymuje dostęp do danych lokalnie i ustala przepływ danych na etapie kompilacji. To daje przewidywalność i ogranicza ruch w sieci połączeń.
Nic z tego nie łagodzi ograniczenia materiałowego. Alibaba Zhenwu V900, ogłoszony z 216 GB pamięci i 1 200 GB/s przepustowości między układami, z produkcją masową planowaną na pierwszy kwartał 2027 roku, dokłada kolejnego nabywcę do kolejki, jak zauważa przegląd tygodnia SemiEngineering z 25 września. Samsung według doniesień planuje co najmniej podwoić produkcję rodziny HBM4 w 2027 roku, podaje Seoul Economic Daily. CXMT poinformował z kolei, że jego piąta generacja DRAM G5 weszła do produkcji masowej z połowicznym odstępem obszaru aktywnego 11,95 nm, choć nie ujawnił wydajności produkcyjnych. Więcej pamięci i więcej akceleratorów oznacza więcej podłoży, a więcej podłoży oznacza więcej T-glass.
Niewygodny wniosek jest taki, że wiążącym ograniczeniem mocy obliczeniowej AI w 2027 roku może nie być litografia ani podaż HBM, lecz tkana tkanina szklana wytwarzana przez jedną firmę w Fukushimie. Konkurent pomaga ją tkać, a terminu dostaw nikt nie chce podać.
Źródła
4- 01Shortages of crucial chip packaging material threatens AI accelerator supply chainsEN
- 02d-Matrix Raptor 3D-DRAM Accelerator for Generative Inference at Hot Chips 2026EN
- 03Microsoft's Maia 200 AI Accelerator at Hot Chips 2026EN
- 04Chip Industry Week In ReviewEN
Wszystkie liczby i cytaty w tym tekście pochodzą z poniższych źródeł. Nie dopisujemy danych, których w źródłach nie ma.
Materiały zostały przygotowane przez zespół redakcyjny wspierane przez AI.
Komentarze
0- Brak komentarzy — bądź pierwszy.