Gli acceleratori AI sbattono contro un muro di materiali: T-glass, limiti dell'HBM e la stretta sui progetti

Il T-glass di Nittobo è un tessuto di vetro a basso CTE usato nel core organico dei substrati per IC, lo strato di interconnessione tra un chip e la sua scheda a circuito stampato. Tom's Hardware ha riferito il 9 marzo che il materiale mantiene dimensionalmente stabili i package grandi e soggetti a calore, e che la domanda ha superato l'offerta al punto da pesare sulle catene di fornitura degli acceleratori AI.

I prezzi sono saliti tra il 20 e il 30%. I tempi di consegna per materiali a valle come i laminati rivestiti in rame sono passati dalle normali 8-10 settimane a oltre 20. "Con l'offerta di T-glass ancora più limitata, i fornitori non indicano più tempi di consegna", ha detto a Tom's Hardware Bill Ho, analista di Yuanta.

Il vincolo non si aggira facilmente con l'ingegneria. Il T-glass richiede forni elettrici di fusione specializzati che lavorano tra 1.600 e 1.700 gradi Celsius. Il processo prevede tre fasi: fondere vetro ricco di silice, filarlo in filato e poi tessarlo in un tessuto ultraleggero. Servono anni di investimenti e competenze per portarlo a scala. Nittobo sta triplicando la capacità del suo stabilimento di Fukushima, ma la nuova offerta non arriverà sul mercato prima di metà 2027.

Perché Nvidia chiama a monte

Ciò che rende insolita questa scarsità è chi si sta muovendo. Gli hyperscaler ordinano package sempre più grandi, e ogni generazione consuma più T-glass per unità. Secondo i dati Nvidia citati da Tom's Hardware, le dimensioni dell'interposer sono cresciute da 814mm² su Hopper a 1.700mm² su Blackwell, un aumento del 109%. Le generazioni in arrivo, Rubin e Feynman, saliranno ancora.

Bilal Hachemi, analista di Yole Group che segue la catena di fornitura dei substrati per IC, ha detto che il T-glass ha valori dielettrici e di CTE specifici che funzionano meglio per i chip AI, soprattutto nel core organico. I margini sottili dell'industria dei substrati fanno sì che anche aumenti modesti della domanda inneschino carenze. Hachemi ha anche definito senza precedenti il fatto che Nvidia si rivolga direttamente a un fornitore di materiali a monte: "Per la prima volta vediamo Nvidia, il cliente finale, contattare i fornitori di materiali a monte per assicurarsi la capacità e garantire di ottenerla".

Una volta che Nvidia blocca la sua quota, gli acquirenti di chip rivali si contendono quel che resta. Nittobo sta raddoppiando la capacità di filato grezzo nel suo stabilimento a Taiwan, importando il filato in Giappone per la tessitura, e ha avviato una collaborazione con Nanya Plastics per esternalizzare parte della tessitura. Entro il 2027, circa il 20% del tessuto di vetro di Nittobo dovrebbe essere tessuto da Nanya, un concorrente. Bank of America stima che il segmento dei materiali elettronici di Nittobo quasi raddoppierà le vendite, da 40,9 miliardi di yen (266 milioni di dollari) nel 2025 a 87,7 miliardi di yen entro marzo 2028, con margini operativi vicini al 48%.

Il muro della memoria si muove in parallelo

La stretta sul packaging non è l'unico limite fisico che si avvicina alla progettazione degli acceleratori. All'Hot Chips 2026, d-Matrix ha presentato Raptor, un acceleratore con DRAM 3D per l'inferenza generativa. L'argomento riguardava soprattutto l'economia della banda. I pesi dei modelli continuano a crescere, e la KV cache scala con la lunghezza del contesto moltiplicata per la dimensione del batch: 64 utenti con contesto da 1M possono significare circa 935 GB di KV cache.

L'HBM risolve la capacità ma fatica sulla banda. ServeTheHome ha riferito che d-Matrix cita un tetto pratico intorno ai 20 TB/s per i package HBM4 come Vera Rubin di Nvidia e Instinct MI455 di AMD, limitato dalla velocità dei pin, dall'ampiezza I/O per base die e da un package beachfront di circa 8-16 stack. A 2,4 pJ/bit, spingere 100 TB/s attraverso l'HBM consuma circa 1,92 kW prima di contare il traffico del fabric. L'alternativa di d-Matrix impila un die logico TSMC N4 sopra un die DRAM 3D con uno stacking face-to-face da 36 micrometri. L'azienda lo descrive come collaudato, a basso costo, ad alto volume e ad alta resa.

Il Maia 200 di Microsoft, illustrato alla stessa conferenza, segue una strada diversa: un chip a 3nm con 140 miliardi di transistor, sei stack HBM3e, 7TB/secondo di banda HBM, 10.000 TFLOPS di throughput FP4 e un TDP di 750 Watt. ServeTheHome ha riferito che Microsoft lo abbina a una topologia quad completamente connessa e a networking solo scale-up, senza fabric scale-out, puntando su Ethernet unificato su 128 rack e 6.000 chip.

Gli strumenti di progettazione colmano il vuoto

Con la fisica che stringe, l'industria si affida sempre più alla progettazione assistita dall'AI. Tim Costa di Nvidia ha detto in una call con i giornalisti, riportata da The Next Platform il 27 luglio, che entro il 2030 l'industria dovrebbe produrre 2.000 miliardi di chip e lavorare circa 41 milioni di wafer al mese. I processi di progettazione tradizionali non riescono a tenere il passo. Cadence sostiene che i suoi AI Super Agents possono eseguire centinaia di simulazioni per ottenere una validazione a livello register-transfer 40 volte più veloce, mentre Synopsys afferma che il suo flusso di verifica autonomo arriva a RTL validato 50 volte più rapidamente di altre piattaforme.

Queste affermazioni vanno verificate prima del sign-off, e SemiEngineering ha osservato il 25 settembre che il passaggio verso agenti specializzati sta creando nuovi problemi di orchestrazione, integrazione e guardrail. Cadence ha riportato circa il 24% in meno di area e il 18% in meno di potenza per il suo agente spec-to-RTL rispetto alla pura generazione di codice con modelli foundation.

Nulla di tutto questo risolve il collo di bottiglia dei substrati. La nuova produzione di Fukushima di Nittobo arriva a metà 2027, e la curva della domanda generata da interposer più grandi e contesti più lunghi non si sta appiattendo.