Akceleratory AI trafiają na ścianę materiałową: T-glass, granice HBM i ściśnięcie w projektowaniu

T-glass firmy Nittobo to tkanina szklana o niskim CTE. Leży w organicznym rdzeniu podłoży układów scalonych, czyli w warstwie łączącej chip z płytką drukowaną. Tom's Hardware napisał 9 marca, że materiał utrzymuje stabilność wymiarową dużych, mocno nagrzewających się obudów. Popyt przewyższył podaż na tyle, że odbija się to na łańcuchach dostaw akceleratorów AI.

Ceny wzrosły o 20 do 30%. Terminy dostaw materiałów w dalszej części łańcucha, takich jak laminaty pokryte miedzią, wydłużyły się z typowych 8 do 10 tygodni do ponad 20. "Przy jeszcze bardziej ograniczonej podaży T-glassu dostawcy przestali podawać terminy dostaw", powiedział Tom's Hardware Bill Ho, analityk w Yuanta.

Tego ograniczenia nie da się łatwo obejść inżynieryjnie. T-glass wymaga specjalistycznych pieców do topienia elektrycznego, które pracują w temperaturze od 1 600 do 1 700 stopni Celsjusza. Sam proces też jest długi: topienie szkła bogatego w krzemionkę, przędzenie go we włókno, a potem tkanie w ultracienką tkaninę. Żeby to skalować, potrzeba lat inwestycji i wiedzy. Nittobo potraja moce w zakładzie w Fukushimie, ale nowa podaż trafi na rynek dopiero w połowie 2027.

Dlaczego Nvidia dzwoni w górę łańcucha

Ten niedobór jest nietypowy nie z powodu samego materiału, a tego, kto zabiega o dostawy. Hiperskalerzy zamawiają coraz większe obudowy chipów, a każda generacja zużywa więcej T-glassu na jednostkę. Według danych Nvidii cytowanych przez Tom's Hardware rozmiary interposerów wzrosły z 814mm² w Hopperze do 1 700mm² w Blackwellu, o 109%. Nadchodzące generacje Rubin i Feynman mają skalować się dalej.

Bilal Hachemi, analityk w Yole Group, który śledzi łańcuch dostaw podłoży układów scalonych, powiedział, że T-glass ma konkretne wartości dielektryczne i CTE, które lepiej sprawdzają się w chipach AI, zwłaszcza w organicznym rdzeniu. Niskie marże w branży podłoży sprawiają z kolei, że nawet umiarkowany skok popytu wywołuje niedobory. Bezpośrednie zwrócenie się Nvidii do dostawcy materiałów wyżej w łańcuchu Hachemi nazwał bezprecedensowym: "Po raz pierwszy widzimy, jak Nvidia, klient końcowy, zwraca się do dostawców materiałów wyżej w łańcuchu, żeby zabezpieczyć moce i mieć pewność, że je dostanie."

Gdy Nvidia zabezpieczy swoją część, konkurencyjni odbiorcy chipów walczą o to, co zostanie. Nittobo podwaja moce surowego włókna w zakładzie na Tajwanie, importuje włókno z powrotem do Japonii, żeby je tkać, i nawiązała współpracę z Nanya Plastics, żeby część tkania zlecić na zewnątrz. Do 2027 roku około 20% tkaniny szklanej Nittobo ma być tkane przez Nanyę, konkurenta. Bank of America szacuje, że segment materiałów elektronicznych Nittobo niemal podwoi sprzedaż z 40,9 mld jenów (266 mln dolarów) w 2025 do 87,7 mld jenów do marca 2028, przy marżach operacyjnych zbliżających się do 48%.

Ściana pamięci przesuwa się równolegle

Ściśnięcie w obudowach to nie jedyna fizyczna granica, która zbliża się do projektowania akceleratorów. Na Hot Chips 2026 d-Matrix przedstawiła Raptora, akcelerator z 3D-DRAM do wnioskowania generatywnego. Argument dotyczył głównie ekonomii przepustowości. Wagi modeli wciąż rosną, a pamięć KV rośnie wraz z długością kontekstu pomnożoną przez wielkość partii: 64 użytkowników przy kontekście 1M może oznaczać około 935 GB pamięci KV.

HBM rozwiązuje kwestię pojemności, ale ma problem z przepustowością. ServeTheHome poinformował, że d-Matrix wskazuje praktyczny sufit około 20 TB/s dla pakietów HBM4, takich jak Nvidia Vera Rubin i AMD Instinct MI455. Ogranicza go szybkość pinów, szerokość wejścia/wyjścia na bazowy układ i powierzchnia pakietu, która mieści około 8 do 16 stosów. Przy 2,4 pJ/bit przetłoczenie 100 TB/s przez HBM zużywa około 1,92 kW, zanim policzy się ruch w sieci. Alternatywa d-Matrix układa układ logiczny TSMC N4 na układzie 3D DRAM i łączy je twarzą do twarzy na 36 mikrometrach. Firma opisuje to jako sprawdzone, tanie, masowe i o wysokiej wydajności.

Microsoft Maia 200, opisany na tej samej konferencji, idzie inną drogą: układ 3nm ze 140 mld tranzystorów, sześć stosów HBM3e, 7TB/s przepustowości HBM, 10 000 TFLOPS przepustowości FP4 i 750 W TDP. ServeTheHome poinformował, że Microsoft łączy go z w pełni połączoną topologią poczwórną i siecią tylko do skalowania w górę, bez sieci do skalowania w poziomie. Firma stawia na ujednolicony Ethernet przez 128 szaf i 6 000 chipów.

Narzędzia projektowe wypełniają lukę

Gdy fizyka się zacieśnia, branża coraz mocniej opiera się na projektowaniu wspomaganym przez AI. Tim Costa z Nvidii powiedział podczas rozmowy z dziennikarzami, o której The Next Platform doniósł 27 lipca, że do 2030 roku branża ma wyprodukować 2 bln chipów i przetwarzać około 41 mln płytek krzemowych miesięcznie. Tradycyjne procesy projektowe nie nadążą. Cadence twierdzi, że jej AI Super Agents potrafią przeprowadzić setki symulacji, żeby dostarczyć 40 razy szybszą walidację na poziomie transferu rejestrów, a Synopsys mówi, że jego autonomiczny przepływ weryfikacji osiąga zwalidowany RTL 50 razy szybciej niż inne platformy.

Te twierdzenia wymagają weryfikacji przed zatwierdzeniem. SemiEngineering zauważył 25 września, że zwrot ku wyspecjalizowanym agentom tworzy nowe problemy wokół orkiestracji, integracji i zabezpieczeń. Cadence podała około 24% mniejszą powierzchnię i 18% mniejszy pobór mocy dla swojego agenta od specyfikacji do RTL w porównaniu z czystym generowaniem kodu przez model bazowy.

Nic z tego nie rozwiązuje wąskiego gardła w podłożach. Nowa produkcja Nittobo w Fukushimie pojawi się w połowie 2027, a krzywa popytu ze strony większych interposerów i dłuższych kontekstów nie wypłaszcza się.