KI-Beschleuniger sind knapp, doch Packaging und Strom könnten das Wachstum der US-Rechenzentren bremsen
Huaweis rotierender Vorsitzender Eric Xu sagte am 30. September, die Ascend-KI-Chips des Unternehmens hätten Nvidia beim Marktanteil in China überholt. Neue Analysen von Jefferies und SynMax legen dagegen nahe, dass fehlende Packaging-Kapazitäten das Wachstum der US-Rechenzentren begrenzen könnten.

Huaweis rotierender Vorsitzender Eric Xu sagte am 30. September, die Ascend-Reihe von Neural Processing Units habe Nvidia beim Marktanteil in China überholt. Grundlage ist eine Mitteilung im Frage-und-Antwort-Stil, über die The Register berichtete. "Es ist ziemlich schwierig, Daten zum Marktanteil von Nvidia in China zu sammeln, aber auf Grundlage der Daten, die wir erhoben haben, hat Ascend Nvidia überholt", sagte Xu.
Unabhängig überprüfen ließ sich die Behauptung nicht. Nvidia hat sich nicht dazu geäußert.
Am selben Tag veröffentlichte DeepSeek sechs Softwaremodule für Huaweis Ascend-Chips als Open Source. Dazu gehört eine Ascend-kompatible Version von TileLang, einer Programmiersprache, die ursprünglich an der Peking-Universität entwickelt wurde. Laut der South China Morning Post soll die Veröffentlichung ein "unabhängiges und kontrollierbares" Software-Ökosystem für GPUs aufbauen. DeepSeek erklärte, Huawei habe die Arbeit "voll und ganz unterstützt". Beide Unternehmen optimierten zudem einen Supernode-Cluster aus 128 Ascend-950-Chips, wie The Decoder berichtete. Diese Verbindung ist wichtig, weil Nvidias Vormachtstellung teilweise auf CUDA und geschätzten vier Millionen Entwicklern weltweit beruht, so die New York Times, zitiert von The Decoder. Das Research-Unternehmen SemiAnalysis testete OpenAIs Inferenzchip Jalapeño und nannte den CUDA-Graben "potenziell tot". Es schränkte jedoch ein, dass seine Tests nur relativ einfache Szenarien abdeckten und Nvidia bei Agenten-Workloads weiterhin führend sei.
Chip-Angebot trifft auf Grenzen bei Packaging und Strom
Am 30. September berichtete The Register über einen Jefferies-Bericht, der ihm vorliegt. Darin schätzt die Investmentbank unter Berufung auf das Analyseunternehmen SynMax, dass die US-Rechenzentrumsbereitstellungen von rund 11 GW Bruttokapazität im Jahr 2025 auf 16-18 GW im Jahr 2026 steigen. Die frühere Prognose lag bei 14-16 GW. Die praktische Obergrenze für 2027 beziffert SynMax auf die niedrigen 20er Gigawatt. Doch die Landrodung für neue Projekte hat sich eingependelt. Die sichtbare Aktivität bleibt damit deutlich hinter den mehr als 80 GW zurück, die einige angekündigte Pipelines und Chip-Nachfragemodelle für 2028 nahelegen.
Jefferies nennt fortgeschrittenes Packaging als aufkommende Einschränkung. Selbst Chips, die auf US-Boden gefertigt werden, müssen möglicherweise ins Ausland geschickt werden, in der Regel nach Taiwan, zum Packaging. So entsteht ein Engpass zwischen Halbleiterproduktion und betriebsbereiter Rechenzentrumskapazität. SynMax schätzt, dass die vorhandene Kapazität für fortgeschrittenes Packaging Beschleuniger stützen könnte, die rund 13 GW Bruttoleistung ziehen. Das entspricht etwa 17,5 GW gesamte Rechenzentrumsleistung, wenn man CPUs, Speicher, Kühlung und andere Lasten einrechnet. Zwei weitere Packaging-Projekte, die 2027 ans Netz gehen sollen, könnten weitere 6 GW hinzufügen und die praktische Obergrenze in die niedrigen 20er heben, sofern die Kapazität nicht schneller wächst als prognostiziert.
Der Druck betrifft nicht nur die Chips. Am 30. September berichtete EE Times, dass Emergence AI seine neuroformale KI-Technologie in aktive Einsätze bei Fabless-Halbleiterunternehmen bringt. Integrierte Gerätehersteller unter seinen Kunden bitten darum, die Arbeit auf die Fab auszuweiten. Satya Nitta, Mitgründer und Executive Chairman, sagte gegenüber EE Times: "Man kann Chips nicht schneller machen, aber was man definitiv tun kann, ist, mit KI mehr Chips pro Wafer mit gutem Ertrag zu gewinnen." Er sagte, die Nachfrage übersteige das Angebot und jede Fab laufe an der Kapazitätsgrenze, sodass nicht mehr Wafer durchgeschleust werden könnten.
Auf der Designseite berichtete Tom's Hardware am 30. September, dass Cadence, Synopsys und Siemens EDA für 2026 alle namhafte Verbesserungen bei agentischer KI für den Chipentwurf beanspruchen, mit unterschiedlichen Angaben zum Grad der Autonomie. Cadence sagte, sein Agent habe am 1. Juni auf der Computex die von ihm so genannte Autonomiestufe 5 erreicht. Synopsys erklärte, sein am 11. März gezeigter Spec-to-RTL-Workflow habe "L4" erreicht. Siemens startete seinen Agenten am 16. März mit am 26. Juli angekündigten "selbstverifizierenden" Schleifen. Tom's Hardware merkte an, dass alle Geschwindigkeitsverbesserungen eigene Zahlen der Anbieter oder Kunden sind, oft mit Einschränkungen wie "bis zu" oder "frühe Bewertung", und unterschiedliche Dinge gegen unterschiedliche Bezugsgrößen messen.
OpenAI und Synopsys unterzeichneten eine mehrjährige strategische Partnerschaft zum Aufbau von GPT-Synopsys, einem spezialisierten KI-Modell für den Chipentwurf, wie The Decoder am 30. September berichtete. Das Modell wird auf OpenAIs Infrastruktur laufen, und Kundendaten werden nicht zum Training verwendet, so beide Unternehmen. Erste Tests mit Halbleiterkunden laufen bereits. Die beiden Unternehmen wollen das Produkt gemeinsam vermarkten und Erlöse teilen.
Quellen
8- 01America is planning more AI datacenters than its chip supply can fillEN
- 02Huawei boss claims homegrown AI chip sales top Nvidia in ChinaEN
- 03OpenAI and Synopsys team up to build an AI model that designs chips like a seasoned engineerEN
- 04China's AI industry closes ranks as Deepseek ships open-source software for Huawei's Ascend chipsEN
- 05The state of agentic AI in chip design tools in 2026EN
- 06AI Chip Design WeekEN
- 07Emergence AI Targets Fabless Chipmakers With Neuroformal AIEN
- 08China's DeepSeek open-sources tools to help Huawei chips supplant Nvidia in AIEN
Alle Zahlen und Zitate in diesem Text stammen aus den unten genannten Quellen.
Die Materialien wurden vom Redaktionsteam mit Unterstützung von KI erstellt.
Kommentare
0- Noch keine Kommentare — seien Sie der Erste.