L'offre d'accélérateurs IA est le goulot d'étranglement, mais le packaging et l'énergie pourraient plafonner la croissance des datacenters américains

Le président tournant de Huawei, Eric Xu, a déclaré le 30 septembre que la gamme Ascend de processeurs neuronaux de l'entreprise avait dépassé Nvidia en part de marché en Chine, selon un communiqué en forme de questions-réponses rapporté par The Register. « Il est assez difficile de collecter des données sur la part de marché de Nvidia en Chine, mais d'après les données que nous avons collectées, Ascend a surpassé Nvidia », a déclaré Xu.

Cette affirmation n'a pas pu être vérifiée de manière indépendante, et Nvidia n'a pas commenté.

Le même jour, DeepSeek a publié en open source une suite de six modules logiciels pour les puces Ascend de Huawei, dont une version compatible Ascend de TileLang, un langage de programmation développé à l'origine à l'Université de Pékin. Selon le South China Morning Post, cette publication vise à construire un écosystème logiciel « indépendant et maîtrisable » pour les GPU. DeepSeek a indiqué que Huawei avait « pleinement soutenu » ce travail. Les deux entreprises ont aussi optimisé un cluster supernode de 128 puces Ascend 950, rapporte The Decoder. Ce rapprochement compte parce que la domination de Nvidia repose en partie sur CUDA et sur environ quatre millions de développeurs dans le monde, selon The New York Times, cité par The Decoder. Le cabinet d'études SemiAnalysis a testé la puce d'inférence Jalapeño d'OpenAI et a qualifié le fossé CUDA de « potentiellement mort ». Il précise toutefois que ses tests ne couvraient que des scénarios relativement simples et que Nvidia garde l'avantage sur les charges de travail agentiques.

L'offre de puces se heurte aux limites du packaging et de l'énergie

Le 30 septembre, The Register a rapporté qu'un rapport de Jefferies qui lui a été transmis, citant le cabinet d'analyse SynMax, estime que les déploiements de datacenters aux États-Unis passeront d'environ 11 GW de capacité brute en 2025 à 16-18 GW en 2026, au-dessus d'une prévision antérieure de 14-16 GW. SynMax situe la limite pratique supérieure pour 2027 dans la vingtaine basse de gigawatts. Pourtant, le défrichement des terrains pour les nouveaux projets a plafonné. L'activité visible reste donc bien en deçà des plus de 80 GW qu'impliquent certains pipelines annoncés et modèles de demande de puces pour 2028.

Jefferies identifie le packaging avancé comme une contrainte émergente. Même des puces fabriquées sur le sol américain peuvent devoir être envoyées à l'étranger, généralement à Taïwan, pour le packaging. Il se crée ainsi un point d'étranglement entre la production de semi-conducteurs et la capacité opérationnelle des datacenters. SynMax estime que la capacité de packaging avancé existante pourrait soutenir des accélérateurs consommant environ 13 GW de puissance brute, soit environ 17,5 GW de puissance totale de datacenter après prise en compte des CPU, de la mémoire, du refroidissement et des autres charges. Deux projets de packaging supplémentaires attendus en ligne en 2027 pourraient ajouter 6 GW de plus, portant le plafond pratique dans la vingtaine basse, sauf si la capacité s'étend plus vite que prévu.

La pression ne concerne pas seulement les puces. Le 30 septembre, EE Times a rapporté qu'Emergence AI fait passer sa technologie d'IA neuroformelle en déploiements actifs chez des entreprises de semi-conducteurs sans usine. Les fabricants de dispositifs intégrés parmi ses clients lui demandent par ailleurs d'étendre le travail à la fab. Satya Nitta, cofondateur et président exécutif, a déclaré à EE Times : « Vous ne pouvez pas fabriquer des puces plus vite, mais ce que vous pouvez faire, c'est assurément obtenir plus de puces par wafer grâce à l'IA. » Il a dit que la demande dépasse l'offre et que chaque fab tourne à pleine capacité, de sorte qu'on ne peut pas faire passer plus de wafers.

Du côté de la conception, Tom's Hardware a rapporté le 30 septembre que Cadence, Synopsys et Siemens EDA revendiquent tous des améliorations notables de l'IA agentique pour la conception de puces en 2026, avec des degrés d'autonomie variables. Cadence a déclaré que son agent avait atteint ce qu'elle appelle le niveau 5 d'autonomie au Computex le 1er juin. Synopsys a déclaré que son flux spec-to-RTL présenté le 11 mars avait atteint le « L4 », et Siemens a lancé son agent le 16 mars avec des boucles « auto-vérifiantes » annoncées le 26 juillet. Tom's Hardware a noté que toutes les améliorations de vitesse proviennent des chiffres des fournisseurs ou de leurs clients, souvent assortis de mentions « jusqu'à » ou « évaluation précoce ». Elles mesurent en outre des choses différentes par rapport à des références différentes.

OpenAI et Synopsys ont signé un partenariat stratégique pluriannuel pour construire GPT-Synopsys, un modèle d'IA spécialisé pour la conception de puces, rapporte The Decoder le 30 septembre. Le modèle tournera sur l'infrastructure d'OpenAI, et les données clients ne serviront pas à l'entraînement, selon les deux entreprises. Des tests précoces avec des clients du secteur des semi-conducteurs sont déjà en cours. Les deux entreprises commercialiseront le produit ensemble et partageront les revenus.