La corsa ai datacenter per l'AI supera il packaging dei chip e l'alimentazione

Questa settimana Eric Xu, presidente a rotazione di Huawei, ha sostenuto che la linea Ascend di unità di elaborazione neurale dell'azienda ha superato Nvidia nelle quote di mercato cinesi. "È piuttosto difficile raccogliere dati sulla quota di mercato di Nvidia in Cina, ma in base ai dati che abbiamo raccolto, Ascend ha superato Nvidia", ha detto Xu in un comunicato in stile domande e risposte ripreso da The Register il 30 settembre. Ha aggiunto che gli acquirenti cinesi tengono in gran conto la certezza delle forniture: "Anche se i nostri chip possono essere meno avanzati, almeno la loro fornitura è assicurata".

Questa affermazione arriva mentre la questione delle forniture si muove nella direzione opposta. Lo stesso giorno The Register ha riferito di un'analisi di Jefferies che stima il dispiegamento dei datacenter statunitensi a 16-18 GW di capacità lorda nel 2026, in crescita rispetto a circa 11 GW nel 2025. L'analisi avverte che il collo di bottiglia emergente è il packaging avanzato, non la fabbricazione dei wafer.

Il rapporto di Jefferies cita la società di analisi SynMax, che usa immagini satellitari settimanali per seguire la preparazione dei terreni, le prime strutture e l'avanzamento dei lavori nei siti dei datacenter. Questo metodo distingue i progetti che stanno davvero muovendo terra da quelli che esistono solo come annunci. SynMax ha alzato la previsione per il 2026 da 14 a 16 GW, ma la quantità di terreno in preparazione si è stabilizzata. L'attività visibile resta così ben lontana dagli oltre 80 GW impliciti in alcune pipeline al 2028 e nei modelli di domanda di chip.

Il packaging diventa il tetto

Il packaging avanzato combina più die e componenti di memoria con connessioni ad alta densità. Si colloca tra la produzione dei semiconduttori e la capacità operativa dei datacenter. SynMax stima che la capacità di packaging esistente possa sostenere acceleratori che assorbono l'equivalente di circa 13 GW di potenza lorda. Dopo aver contato CPU, memoria, raffreddamento e altri carichi, questo si traduce in circa 17,5 GW di potenza totale dei datacenter. Due ulteriori progetti di packaging attesi online nel 2027 potrebbero aggiungere altri 6 GW. Il tetto pratico salirebbe così a poco più di 20 gigawatt, a meno che la capacità non cresca più rapidamente del previsto.

The Register osserva che anche i chip prodotti su suolo statunitense potrebbero dover essere spediti all'estero, in genere a Taiwan, per il packaging. È un punto di strozzatura che nessuna quantità di fabbriche nazionali elimina da sola.

Un precedente rapporto di Jefferies aveva rilevato che solo metà della capacità statunitense prevista per il 2026 era in costruzione, e che i lavori non erano ancora iniziati su una quota fino all'80 per cento della pipeline al 2028. L'anno scorso London Economics International aveva concluso che, se tutti i progetti statunitensi di bit barn previsti tra il 2025 e il 2030 fossero andati avanti, la domanda di energia avrebbe superato quella che la rete può fornire. È quanto emerge dal resoconto di The Register su quel lavoro precedente.

Le politiche di controllo delle esportazioni dell'amministrazione Trump che regolano la vendita di acceleratori per l'AI alla Cina non hanno impedito a Huawei, azienda nazionale, di riempire il vuoto.

Huawei risponde alla questione del packaging con la scala, non con la leadership di processo. Secondo The Register, l'azienda sta attualmente dispiegando un Atlas 950 SuperCluster da 256.000 schede. La sua architettura più recente è progettata per supportare training e inferenza di modelli con migliaia di miliardi di parametri e per scalare fino a un milione di NPU. Xu ha detto che Huawei non ha capacità sufficiente a soddisfare la domanda interna cinese, figurarsi espandersi a livello internazionale.

Gli strumenti di progettazione si prendono uno strato di AI

Se il packaging è il collo di bottiglia fisico, la progettazione è quello software. Il 30 settembre OpenAI e Synopsys hanno annunciato una partnership strategica pluriennale per costruire un modello specializzato di progettazione di chip chiamato GPT-Synopsys, come riportato da The Decoder. Il modello unisce la tecnologia AI di OpenAI con gli strumenti di automazione della progettazione elettronica di Synopsys, che OpenAI si impegna a concedere in licenza. L'obiettivo dichiarato è un sistema capace di "ragionare sulla progettazione e la verifica dei chip e di azionare direttamente gli strumenti di Synopsys".

Gli ingegneri delegheranno gli obiettivi di progettazione e poi esamineranno e approveranno il risultato, secondo entrambe le aziende. Il modello girerà sull'infrastruttura di OpenAI. I dati dei clienti non saranno usati per l'addestramento e saranno archiviati in forma cifrata. I primi test con clienti del settore dei semiconduttori sono già in corso. Le due aziende commercializzeranno il prodotto insieme e condivideranno i ricavi. Sassine Ghazi, amministratore delegato di Synopsys, ha detto che l'AI potrebbe accelerare in modo significativo il processo di progettazione. Greg Brockman, cofondatore di OpenAI, ha inquadrato la partnership come un percorso verso chip migliori e un'AI migliore.

Le startup attaccano lo stesso problema dal lato dei dati di produzione. EE Times ha riferito il 30 settembre che Emergence AI sta portando la sua tecnologia di AI neuroformale in dispiegamenti attivi con aziende di semiconduttori fabless. I produttori integrati di dispositivi tra i suoi clienti vogliono estendere il lavoro alla fabbrica.

Satya Nitta, cofondatore e presidente esecutivo di Emergence AI, ha detto a EE Times che la domanda supera l'offerta e ogni fabbrica lavora a piena capacità. "Non puoi fabbricare chip più velocemente, ma quello che puoi fare è ottenere decisamente più chip per wafer grazie all'AI", ha detto. Nitta ha descritto un sistema che abbina modelli linguistici di grandi dimensioni e AI simbolica: "Gli algoritmi propongono, l'AI simbolica verifica". Ha portato l'esempio di un agente che individua lo stesso schema di guasto nel 30 per cento di 1.500 prodotti e suggerisce una riprogettazione del blocco. Nitta è diventato presidente esecutivo e capo scienziato circa un mese fa, quando l'azienda ha nominato Ian Eslick amministratore delegato.

Nuovo silicio ai margini

Altrove nel dossier, gli annunci sui chip non si sono fermati. Qualcomm ha approfittato del suo annuale Snapdragon Summit per annunciare lo Snapdragon 8 Elite Gen 6 e lo Snapdragon 8 Elite Extreme Gen 6, secondo ServeTheHome. La variante Extreme passa al processo N2P di TSMC, a memoria LPDDR6 a 127,2 GB/s, Wi-Fi 8 con MIMO 4x4 e modem X105 di Qualcomm dichiarato a 14,8 Gbps in downstream. Il Gen 6 standard mantiene il processo N2P ma scende a LPDDR5X a 84,8 GB/s. Questa è la prima generazione che porta i core Arm Oryon personalizzati di Qualcomm a 5GHz.

Sul fronte della banda larga, MaxLinear ha annunciato il chip DOCSIS Puma 9. Secondo il resoconto di Light Reading del 29 settembre, l'azienda sostiene che il silicio può ridurre i costi delle apparecchiature presso il cliente del 30-50 per cento rispetto al predecessore, supportando DOCSIS 3.1, 3.1+ e 4.0 su un unico SoC. MaxLinear afferma che la configurazione D3.1+ può offrire fino a 12 Gbit/s in downstream, e che la piattaforma aggiunge il supporto Wi-Fi 8, la compatibilità con la memoria DDR5 e la preparazione alla crittografia post-quantistica. L'azienda prevede che modem e gateway basati sul chip inizino a comparire nel 2027. Dice inoltre di aver ottenuto "molteplici impegni" con partner CPE tra cui Askey, Fritz! GmbH e Gemtek, oltre al sostegno dell'operatore australiano NBN Co.

Due dettagli spiccano. Il Puma 9 è basato su ARM e non sulla piattaforma Intel x86 che equipaggiava le generazioni precedenti di Puma. Una fonte del settore ha detto a Light Reading che la mossa aiuta a ridurre il consumo energetico e alcuni costi di licenza. Il supporto DDR5 è poi esplicitamente una copertura contro la carenza di DDR4. Puneet Sethi di MaxLinear afferma che l'azienda si aspetta che l'ecosistema DDR5 diventi "più rilassato" rispetto al DDR4. Jeff Heynen di Dell'Oro Group ha detto a Light Reading che la maggior parte dei fornitori passerà a DDR5 per le unità avanzate con Wi-Fi 8.

Le console portatili aspettano un chip

Sul fronte dei consumatori, The Verge ha riferito il 1° ottobre che alcune fughe di driver AMD hanno rivelato un chip semicustom dal nome in codice Gainsborough, costruito sul processo N3P di TSMC. I registri di importazione ed esportazione mostrano AMD già spedire apparecchiature di test per la validazione. Il nome segue la convenzione Final Fantasy di AMD: Aerith era l'APU originale dello Steam Deck e Sephiroth la revisione OLED.

The Verge è scettico sul fatto che Gainsborough sia il chip dello Steam Deck 2. Il package misura 25mm per 25mm, più grande dell'Aerith originale a 19mm per 19mm. Il leaker Gotou_3rd ha suggerito che i prossimi chip AMD per console portatili, Ryzen Z3 e Z3 Extreme, useranno lo stesso package da 25mm per 25mm con un obiettivo di 15 W. Valve ha detto di volere un salto generazionale in prestazioni ed efficienza prima di costruire un seguito. The Verge osserva anche che fu AMD, non Valve, a scegliere i nomi in codice Final Fantasy, e che i chip semicustom sono stati storicamente proposti ad altri clienti prima di finire nel dispositivo finale.

Per chi pianifica i datacenter, nulla di tutto questo cambia l'aritmetica. Il tetto del packaging, il muro dell'energia e il ritardo nelle costruzioni sono i vincoli che decidono quanta capacità AI entra davvero in funzione. Le immagini satellitari suggeriscono che la risposta è inferiore a quanto lasciano intendere gli annunci.