Budowa centrów danych dla AI wyprzedza pakowanie chipów i zasilanie

Eric Xu, rotacyjny prezes Huawei, twierdzi w tym tygodniu, że linia procesorów neuronowych Ascend wyprzedziła Nvidię pod względem udziału w chińskim rynku. „Dość trudno zebrać dane o udziale Nvidii w Chinach, ale na podstawie danych, które zebraliśmy, Ascend wyprzedził Nvidię” – powiedział Xu w materiale w formie pytań i odpowiedzi, opisany przez The Register 30 września. Dodał, że chińscy odbiorcy cenią sobie pewność dostaw: „Nawet jeśli nasze chipy są mniej zaawansowane, to przynajmniej ich dostawy są zapewnione”.

To twierdzenie pada w momencie, gdy kwestia dostaw obraca się w drugą stronę. Tego samego dnia The Register opisał analizę Jefferies. Wynika z niej, że wdrożenia centrów danych w USA sięgną 16 do 18 GW mocy brutto w 2026 roku, w porównaniu z około 11 GW w 2025 roku. Analitycy ostrzegają, że wąskim gardłem staje się zaawansowane pakowanie, a nie produkcja wafli.

Raport Jefferies powołuje się na firmę analityczną SynMax. Co tydzień śledzi ona zdjęcia satelitarne, żeby obserwować przygotowanie terenu, pierwsze budynki i postęp prac na budowach centrów danych. Ta metoda pozwala odróżnić projekty, które naprawdę ruszyły z ziemią, od tych, które istnieją tylko jako zapowiedzi. SynMax podniósł prognozę na 2026 rok z 14 do 16 GW, ale powierzchnia przygotowywanego terenu przestała rosnąć. Widoczna aktywność jest więc znacznie mniejsza niż ponad 80 GW, które sugerują niektóre plany na 2028 rok i modele popytu na chipy.

Pakowanie staje się sufitem

Zaawansowane pakowanie łączy wiele układów i komponentów pamięci za pomocą połączeń o wysokiej gęstości. Znajduje się między produkcją półprzewodników a gotową mocą centrów danych. SynMax szacuje, że obecne moce pakowania wystarczyłyby na akceleratory pobierające równowartość około 13 GW mocy brutto. Po uwzględnieniu procesorów, pamięci, chłodzenia i innych obciążeń daje to około 17,5 GW całkowitej mocy centrów danych. Dwa dodatkowe projekty pakowania, które mają ruszyć w 2027 roku, mogą dołożyć kolejne 6 GW i podnieść praktyczny sufit do niewiele ponad 20 GW, chyba że moce będą rosły szybciej niż zakładano.

The Register zauważa, że nawet chipy wyprodukowane na terenie USA mogą wymagać wysyłki za granicę, zwykle na Tajwan, właśnie do pakowania. To punkt dławienia, którego nie usunie sama budowa fabryk w kraju.

Wcześniejszy raport Jefferies wykazał, że tylko połowa amerykańskich mocy zaplanowanych na 2026 rok była w budowie, a przy aż 80 procentach planów na 2028 rok prace jeszcze się nie zaczęły. W zeszłym roku London Economics International doszła do wniosku, że gdyby wszystkie amerykańskie projekty centrów danych prognozowane na lata 2025–2030 doszły do skutku, popyt na energię przekroczyłby możliwości sieci, jak podaje The Register w opisie tamtej pracy.

Polityka kontroli eksportu administracji Trumpa dotycząca sprzedaży akceleratorów AI do Chin nie powstrzymała rodzimego Huawei przed wypełnieniem luki.

Huawei odpowiada na pytanie o pakowanie skalą, a nie przewagą technologiczną. Według The Register firma wdraża właśnie superklaster Atlas 950 na 256 000 kart, a jej nowsza architektura ma obsługiwać trening i wnioskowanie dla modeli o wielu bilionach parametrów i skalować się do nawet miliona NPU. Xu powiedział, że Huawei nie ma dość mocy, by zaspokoić popyt w samych Chinach, a co dopiero mówić o ekspansji zagranicznej.

Narzędzia projektowe z warstwą AI

Jeśli pakowanie jest wąskim gardłem fizycznym, to projektowanie jest tym programowym. 30 września OpenAI i Synopsys ogłosiły wieloletnie partnerstwo strategiczne. Jego celem jest zbudowanie wyspecjalizowanego modelu do projektowania chipów o nazwie GPT-Synopsys, jak podał The Decoder. Model łączy technologię AI OpenAI z narzędziami do automatyzacji projektowania elektronicznego Synopsys, które OpenAI będzie licencjonować. Deklarowany cel to system, który potrafi „rozumować o projektowaniu i weryfikacji chipów oraz bezpośrednio obsługiwać narzędzia Synopsys”.

Inżynierowie będą przekazywać cele projektowe, a potem przeglądać i zatwierdzać wynik, twierdzą obie firmy. Model będzie działać na infrastrukturze OpenAI, dane klientów nie posłużą do treningu i będą przechowywane w formie zaszyfrowanej, a wczesne testy z klientami z branży półprzewodników już trwają. Obie firmy będą wspólnie sprzedawać produkt i dzielić się przychodami. Prezes Synopsys Sassine Ghazi powiedział, że AI może znacząco przyspieszyć proces projektowania, a współzałożyciel OpenAI Greg Brockman przedstawił partnerstwo jako drogę do lepszych chipów i lepszej AI.

Startupy atakują ten sam problem od strony danych produkcyjnych. EE Times podał 30 września, że Emergence AI wprowadza swoją technologię neuroformalnej AI do aktywnych wdrożeń u firm projektujących półprzewodniki bez własnych fabryk. Wśród klientów są też producenci z fabrykami, którzy chcą rozszerzyć prace na linię produkcyjną.

Satya Nitta, współzałożyciel i przewodniczący rady nadzorczej Emergence AI, powiedział EE Times, że popyt przewyższa podaż, a każda fabryka pracuje na pełnych obrotach. „Nie da się produkować chipów szybciej, ale można zdecydowanie uzyskać więcej chipów z wafera dzięki AI” – powiedział. Nitta opisał system, który łączy duże modele językowe z AI symboliczną: „Algorytmy proponują, a AI symboliczna weryfikuje”. Podał przykład agenta, który znalazł ten sam wzorzec awarii w 30 procentach z 1 500 produktów i zaproponował przeprojektowanie bloku. Nitta został przewodniczącym rady i głównym naukowcem około miesiąca temu, gdy firma powołała Iana Eslicka na stanowisko dyrektora generalnego.

Nowy krzem na obrzeżach

W innych częściach dossier zapowiedzi chipów nie ustawały. Qualcomm wykorzystał doroczny Snapdragon Summit, by ogłosić Snapdragon 8 Elite Gen 6 i Snapdragon 8 Elite Extreme Gen 6, jak podał ServeTheHome. Wersja Extreme przechodzi na proces N2P od TSMC, pamięć LPDDR6 z przepustowością 127,2 GB/s, Wi-Fi 8 z 4x4 MIMO i modem X105 Qualcomma o przepustowości 14,8 Gb/s w dół; standardowy Gen 6 zachowuje proces N2P, ale schodzi do LPDDR5X przy 84,8 GB/s. To pierwsza generacja, w której autorskie rdzenie Oryon oparte na Armie sięgają 5 GHz.

Po stronie szerokopasmowej MaxLinear ogłosił chip Puma 9 DOCSIS. Według relacji Light Reading z 29 września firma twierdzi, że układ może obniżyć koszty sprzętu u klienta o 30 do 50 procent względem poprzednika, obsługując jednocześnie DOCSIS 3.1, 3.1+ i 4.0 na jednym SoC. MaxLinear podaje, że konfiguracja D3.1+ może dostarczyć do 12 Gb/s w dół, a platforma dodaje obsługę Wi-Fi 8, zgodność z pamięcią DDR5 i gotowość na kryptografię postkwantową. Firma spodziewa się, że modemy i bramy oparte na tym chipie zaczną pojawiać się w 2027 roku, i twierdzi, że ma „wiele zobowiązań” od partnerów CPE, w tym Askey, Fritz! GmbH i Gemtek, a także wsparcie australijskiego operatora NBN Co.

Dwa szczegóły zwracają uwagę. Puma 9 opiera się na Armie, a nie na platformie Intel x86, która napędzała poprzednie generacje Pumy; źródło branżowe powiedziało Light Reading, że zmiana pomaga zmniejszyć pobór mocy i część kosztów licencji. A obsługa DDR5 jest wyraźnym zabezpieczeniem przed niedoborem DDR4 – Puneet Sethi z MaxLinear mówi, że firma oczekuje, iż ekosystem DDR5 stanie się „bardziej wyluzowany” niż DDR4. Jeff Heynen z Dell’Oro Group powiedział Light Reading, że większość producentów przejdzie na DDR5 w zaawansowanych urządzeniach Wi-Fi 8.

Konsole czekają na chip

Po stronie konsumenckiej The Verge podał 1 października, że wycieki sterowników AMD ujawniły półautorski chip o nazwie kodowej Gainsborough, zbudowany w procesie N3P od TSMC, a dokumenty importowe i eksportowe pokazują, że AMD wysyła już sprzęt testowy do walidacji. Nazwa wpisuje się w konwencję Final Fantasy stosowaną przez AMD: Aerith to pierwotny APU Steam Decka, a Sephiroth to wersja OLED.

The Verge sceptycznie podchodzi do tego, czy Gainsborough jest chipem Steam Decka 2. Obudowa ma wymiary 25 mm na 25 mm, czyli więcej niż pierwotny Aerith o wymiarach 19 mm na 19 mm, a leakster Gotou_3rd sugeruje, że kolejne chipy AMD do konsol przenośnych, Ryzen Z3 i Z3 Extreme, użyją tej samej obudowy 25 mm na 25 mm z limitem 15 W. Valve mówiło, że chce skoku generacyjnego w wydajności i efektywności, zanim zbuduje kontynuację. The Verge zauważa też, że nazwy kodowe z Final Fantasy wybrało AMD, a nie Valve, i że półautorskie chipy historycznie były oferowane innym klientom, zanim trafiły do docelowego urządzenia.

Dla planistów centrów danych nic z tego nie zmienia arytmetyki. Sufit pakowania, ściana mocy i opóźnienie budów to ograniczenia, które decydują, ile mocy AI faktycznie trafi do sieci, a zdjęcia satelitarne sugerują, że będzie jej mniej, niż wynika z zapowiedzi.