Filiera dei chip legacy: packaging, memoria e materiali pesano più dei wafer

Il 1 ottobre, Kate Underhill, architetta della propulsione per il trasporto spaziale futuro presso l'Agenzia Spaziale Europea, ha dichiarato a EE Times durante l'evento Pretzl Connect 2026 a Budapest che i sistemi spaziali funzionano tipicamente "almeno 10 anni indietro" rispetto all'elettronica di consumo. Il suo esempio era diretto: l'ESA ha cercato di ordinare 20 diodi laser da un fornitore tedesco e ha ricevuto la risposta che l'ordine minimo era di 10.000 unità.

Quell'aneddoto porta in sé tutta la storia della filiera dei chip legacy alla fine del 2026. Il vincolo non è più solo chi può incidere il transistor più piccolo. È chi riesce a ottenere abbastanza componenti più vecchi, in volumi sufficientemente piccoli, confezionati e spediti in modo affidabile, mentre la nuova silice per l'IA assorbe la capacità produttiva.

Il packaging è il nuovo collo di bottiglia

The Register ha riportato il 30 settembre che la banca d'investimento Jefferies, in collaborazione con l'azienda di analisi di immagini satellitari SynMax, vede ora il packaging avanzato come un limite rigido per l'espansione dei data center negli Stati Uniti. SynMax stima che le installazioni negli USA passeranno da circa 11 GW di capacità lorda nel 2025 a 16-18 GW nel 2026, e pone il limite pratico superiore per il 2027 nella fascia bassa dei 20 GW. I pipeline annunciati implicano oltre 80 GW per il 2028.

L'aritmetica è semplice. La capacità esistente di packaging avanzato può supportare acceleratori che consumano l'equivalente di circa 13 GW di potenza lorda, che si traduce in circa 17,5 GW di potenza totale del data center una volta inclusi CPU, memoria e raffreddamento. Due ulteriori progetti di packaging previsti per il 2027 potrebbero aggiungere 6 GW. Jefferies ha anche scoperto che solo metà della capacità USA programmata per il 2026 era in costruzione, e che i lavori non erano ancora iniziati su fino all'80 percento del pipeline per il 2028.

Anche i chip fabbricati su suolo americano potrebbero dover volare a Taiwan per il packaging. È un problema legacy vestito con abiti nuovi: l'industria ha costruito i suoi assemblaggi più avanzati in un unico luogo, e le linee di packaging più vecchie ed economiche che servono i clienti automobilistici, industriali e spaziali competono per lo stesso personale e gli stessi substrati.

Ordini piccoli, cicli lunghi

Il keynote di Underhill, coperto da EE Times, ha evidenziato anche le condizioni di acquisto che rendono la domanda legacy irregolare. I bassi volumi di lancio satellitare impediscono agli acquirenti di componenti spaziali di ottenere prezzi favorevoli, motivo per cui l'ESA sta perseguendo strategie "spin-in" che adattano l'elettronica commerciale standard di alto volume al volo spaziale.

I controlli sulle esportazioni aggiungono un secondo livello. "Se c'è anche solo un componente USA sul vostro satellite, dovete rispettare le normative USA", ha detto Underhill, riferendosi alle International Traffic in Arms Regulations. I produttori europei hanno cercato di costruire satelliti senza ITAR, ma alcune parti specializzate restano disponibili solo da fornitori stranieri.

I programmi spaziali hanno tradizionalmente fatto affidamento su processori tolleranti alle radiazioni come la famiglia LEON basata su SPARC, che l'ESA ha iniziato a sviluppare nel 1997. Si tratta di un'architettura di due decenni fa che è ancora in volo e continua a essere ordinata in lotti di decine anziché milioni.

La memoria si stringe, e i nodi vecchi lo sentono

Il chip Puma 9 DOCSIS di MaxLinear, annunciato il 28 settembre, è un caso di studio su come l'economia della memoria stia ora plasmando la progettazione dei prodotti legacy. L'azienda afferma che il chip supporta DDR5 oltre a DDR4, esplicitamente per evitare il "rischio di filiera associato ai tipi di memoria legacy". Puneet Sethi, SVP e GM dell'unità di business di rete e carrier di MaxLinear, ha dichiarato a LightReading il 29 settembre che "poiché i produttori sono incentivati a spostare la loro capacità verso DDR5, pensiamo che l'ecosistema, i prezzi e la fornitura di DDR5 diventeranno più rilassati rispetto alla tensione che vediamo con DDR4".

MaxLinear afferma che il Puma 9 riduce i costi delle apparecchiature di premises del cliente del 30-50 percento rispetto al suo predecessore, supporta DOCSIS 3.1, 3.1+ e 4.0 su un singolo SoC costruito su 8nm, e inizia le spedizioni nei modem e nelle gateway nel 2027. È anche la prima generazione Puma su ARM anziché Intel x86, anche se l'azienda afferma che continuerà a supportare entrambi.

The Register ha notato il 30 settembre, in una copertura separata, che Micron ha avvertito che la fornitura di RAM peggiorerà mentre il suo CEO celebra prezzi "molto più alti". I nodi legacy e i tipi di memoria legacy sono i primi a sentire la stretta.

La Cina costruisce uno stack parallelo

Il 30 settembre, il presidente rotante di Huawei, Eric Xu, ha affermato in una dichiarazione in stile Q&A che le unità di elaborazione neurale Ascend dell'azienda hanno superato Nvidia nella quota di mercato cinese. "È piuttosto difficile raccogliere dati sulla quota di mercato di Nvidia in Cina, ma in base ai dati che abbiamo raccolto, Ascend ha superato Nvidia", ha detto Xu, secondo The Register. Ha aggiunto che Huawei non ha capacità sufficiente per soddisfare la domanda cinese e non ha piani per espandersi internazionalmente in modo pienamente strutturato.

Nello stesso giorno, DeepSeek ha reso open source sei moduli software adattati ai chip Ascend di Huawei, inclusa una versione compatibile con Ascend del linguaggio di programmazione TileLang, secondo il South China Morning Post. Lo scopo dichiarato è un ecosistema di software "indipendente e controllabile" per le GPU. L'aggiornamento di GitHub di TileLang afferma che ora supporta gli acceleratori Ascend 950 di Huawei con generazione di codice nativo, schedulazione automatica e sincronizzazione.

Anche l'hardware sta muovendosi. Il SCMP ha riportato il 1 ottobre che Richard Yu di Huawei ha detto che l'azienda ha spedito circa 100.000 telefoni trifold Mate XT 2 dalla release del 12 settembre del modello, e che la serie Mate 90 adotterà processori basati sulla Tau Scaling Law di Huawei. Un rapporto di Bernstein citato dal SCMP il 22 settembre ha stimato che il Kirin 9050 Pro, il primo chip basato su Tau, utilizza una tecnologia equivalente a un nodo da 7nm e ha superato l'A17 Pro da 3nm di Apple nei test multicore di Geekbench 6, rimanendo però circa il 30 percento indietro rispetto all'A20 Pro da 2nm più recente di Apple.

Cosa non risolve ancora l'espansione dei wafer

Nuove capacità continuano ad essere annunciate. Gotion High-tech e PowerCo di Volkswagen pianificano circa 3.220.000.000 euro (3.670.000.000 dollari) in progetti di batterie e materiali in Spagna, Slovacchia e Marocco, secondo una comunicazione di Gotion alla borsa coperta da CnEVPost il 28 settembre. La sola pianta spagnola è dimensionata per 29,1 GWh, con 8,4 GWh in Slovacchia e 100.000 tonnellate metriche di materiale catodico LFP in Marocco. Nessuno di questi è un semiconduttore, ma è la stessa logica industriale: localizzare gli input, accettare una costruzione di cinque anni e sperare che la domanda regga.

La Cina sta anche spingendo i propri standard nella filiera. Il SCMP ha riportato il 22 settembre che l'Amministrazione Statale per la Regolamentazione del Mercato ha affermato che un codice "Micro Han Xin" ridotto, una simbologia del 2007, è entrato nella standardizzazione internazionale formale, mirato a marcare componenti troppo piccoli per etichette convenzionali. Data Matrix, creato negli USA quasi 40 anni fa, è l'incumbent.

Per gli acquirenti di silicio legacy, il quadro pratico è questo. Il packaging avanzato è già prenotato, la memoria sta essendo riallocata all'IA, le quantità minime di ordine puniscono le industrie a basso volume, e i controlli sulle esportazioni possono tagliare una linea di componenti da un giorno all'altro. I wafer non sono più l'unico gate, e in alcuni segmenti non sono nemmeno quello più stretto.