Legacy-Chip-Kette: Verpackung, Speicher und Materialien drücken jetzt stärker als Fertigungsstätten

Am 1. Oktober sagte Kate Underhill, Architektin für zukünftige Raumtransport-Antriebe bei der Europäischen Weltraumorganisation (ESA), gegenüber EE Times auf dem Event Pretzl Connect 2026 in Budapest, dass Raumsysteme typischerweise "mindestens 10 Jahre hinter der Consumer-Elektronik" liegen. Ihr Beispiel war direkt: Die ESA versuchte, 20 Laserdioden bei einem deutschen Lieferanten zu bestellen und erhielt die Antwort, die Mindestbestellmenge betrage 10.000 Stück.

Diese einzelne Anekdote trägt die ganze Geschichte der Legacy-Chip-Lieferkette im späten 2026. Die Einschränkung liegt nicht mehr nur darin, wer den kleinsten Transistor ätzen kann. Es geht darum, wer genügend ältere Teile in kleinen Mengen bekommt, die zuverlässig verpackt und geliefert werden, während die neueste KI-Siliziumkapazität aufgesaugt wird.

Verpackung ist der neue Engpass

The Register berichtete am 30. September, dass die Investmentbank Jefferies, zusammen mit dem Satellitenbild-Analyseunternehmen SynMax, die fortschrittliche Verpackung nun als harte Grenze für den Ausbau von US-Rechenzentren sieht. SynMax schätzt, dass die US-Deploymenten von etwa 11 GW Bruttokapazität im Jahr 2025 auf 16 bis 18 GW im Jahr 2026 steigen und die praktische Obergrenze für 2027 im niedrigen 20er-Bereich der Gigawatt liegt. Angekündigte Pipelines deuten auf mehr als 80 GW für 2028 hin.

Die Rechnung ist einfach. Die bestehende Kapazität für fortschrittliche Verpackung kann Beschleuniger unterstützen, die einem Bruttostromverbrauch von etwa 13 GW entsprechen. Das ergibt rund 17,5 GW Gesamtleistung für Rechenzentren, wenn CPUs, Speicher und Kühlung einbezogen werden. Zwei zusätzliche Verpackungsprojekte, die 2027 fertig werden, könnten 6 GW hinzufügen. Jefferies stellte auch fest, dass nur die Hälfte der für 2026 geplanten US-Kapazität im Bau war und an bis zu 80 Prozent der 2028er-Pipeline noch nicht gearbeitet wurde.

Sogar Chips, die auf amerikanischem Boden gefertigt werden, müssen möglicherweise nach Taiwan fliegen, um verpackt zu werden. Das ist ein Legacy-Problem in neuer Kleidung: Die Branche baute ihre fortschrittlichste Montage an einem Ort auf, und die älteren, günstigeren Verpackungsanlagen, die Kunden aus Automobil, Industrie und Raumfahrt bedienen, konkurrieren um dasselbe Personal und dieselben Substrate.

Kleine Bestellungen, lange Zyklen

Underhills Keynote, berichtet von EE Times, wies auch auf die Einkaufsbedingungen hin, die die Legacy-Nachfrage ungleichmäßig halten. Geringe Satelliteneinsatzvolumina verhindern, dass Raumfahrt-Komponenten Käufer günstige Preise sichern, weshalb die ESA "Spin-in"-Strategien verfolgt, die hochvolumige kommerzielle Off-the-Shelf-Elektronik für den Flugbetrieb anpasst.

Exportkontrollen fügen eine zweite Schicht hinzu. "Wenn sich irgendeine US-Komponente auf Ihrem Satelliten befindet, müssen Sie US-Vorschriften einhalten", sagte Underhill, unter Verweis auf die International Traffic in Arms Regulations. Europäische Hersteller haben versucht, ITAR-freie Satelliten zu bauen, aber einige spezialisierte Teile sind nur von ausländischen Lieferanten verfügbar.

Raumfahrtprogramme haben traditionell strahlungstolerante Prozessoren wie die SPARC-basierte LEON-Familie eingesetzt, deren Entwicklung die ESA 1997 begann. Das ist eine zwei Jahrzehnte alte Architektur, die immer noch fliegt und immer noch in Chargen von Dutzenden statt Millionen bestellt wird.

Speicher werden knapper, und die alten Knoten spüren es

MaxLinears Puma 9 DOCSIS-Chip, angekündigt am 28. September, ist ein Fallbeispiel dafür, wie Speicherkosten die Legacy-Produktgestaltung prägen. Das Unternehmen sagt, der Chip unterstützt DDR5 sowie DDR4, ausdrücklich, um "Lieferkettenrisiken im Zusammenhang mit Legacy-Speichertypen" zu vermeiden. Puneet Sethi, SVP und GM der MaxLinear Network Infrastructure and Carrier Business Unit, sagte am 29. September gegenüber LightReading: "Da Hersteller angeregt werden, ihre Kapazität auf DDR5 zu verlagern, glauben wir, dass das DDR5-Ökosystem, die Preise und das Angebot entspannter werden als der Stress, den wir bei DDR4 sehen."

MaxLinear behauptet, der Puma 9 senke die Kosten für Kundenplatzgeräte um 30 bis 50 Prozent im Vergleich zu seinem Vorgänger, unterstütze DOCSIS 3.1, 3.1+ und 4.0 auf einem SoC, gebaut auf 8nm, und beginne 2027 mit der Lieferung in Modems und Gateways. Es ist auch die erste Puma-Generation auf ARM statt Intel x86, obwohl das Unternehmen sagt, es werde beide weiterhin unterstützen.

The Register bemerkte am 30. September in einer separaten Berichterstattung, dass Micron davor gewarnt hat, dass das RAM-Angebot schlechter werden wird, während sein CEO "viel höhere" Preise feiert. Legacy-Knoten und Legacy-Speichertypen sind der Ort, wo der Druck zuerst eintrifft.

China baut einen parallelen Stack

Am 30. September behauptete Huaweis rotierender Vorsitzender Eric Xu in einer Q&A-förmigen Pressemitteilung, dass die Ascend neuronalen Verarbeitungseinheiten des Unternehmens Nvidia in Bezug auf Marktanteil in China überholt hätten. "Es ist ziemlich schwer, Daten über den Marktanteil von Nvidia in China zu sammeln, aber basierend auf den gesammelten Daten hat Ascend Nvidia überholt", sagte Xu, laut The Register. Er fügte hinzu, dass Huawei nicht genug Kapazität habe, um die chinesische Nachfrage zu befriedigen, und keine Pläne habe, international in vollem Umfang zu expandieren.

Dieselbe Tag, DeepSeek open-sourced sechs Softwaremodule, zugeschnitten auf Huaweis Ascend-Chips, einschließlich einer Ascend-kompatiblen Version der Programmiersprache TileLang, laut South China Morning Post. Das erklärte Ziel ist ein "unabhängiges und kontrollierbares" Software-Ökosystem für GPUs. Das GitHub-Update von TileLang besagt, dass es nun Huaweis Ascend 950 Beschleuniger mit nativer Codegenerierung, automatischem Scheduling und Synchronisation unterstützt.

Hardware bewegt sich auch. The SCMP berichtete am 1. Oktober, dass Huaweis Richard Yu sagte, das Unternehmen habe seit der Veröffentlichung des Modells am 12. September etwa 100.000 Mate XT 2 Falttelefone ausgeliefert, und dass die Mate 90 Serie Prozessoren auf Basis von Huaweis Tau Scaling Law übernehmen werde. Ein von The SCMP am 22. September zitiertes Bernstein-Bericht schätzte, dass der Kirin 9050 Pro, der erste Tau-basierte Chip, Technologie verwendet, die einem 7nm-Knoten entspricht, und in Geekbench 6 Multicore-Tests Apples 3nm A17 Pro übertraf, während er etwa 30 Prozent hinter Apples neuestem 2nm A20 Pro blieb.

Was der Fab-Ausbau immer noch nicht löst

Neue Kapazität wird weiterhin angekündigt. Gotion High-tech und Volkswagens PowerCo planen etwa 3.220.000.000 Euro (3.670.000.000 Dollar) in Batterie- und Materialprojekte in Spanien, der Slowakei und Marokko, laut einer Gotion-Börseneinreichung, die von CnEVPost am 28. September behandelt wurde. Die spanische Anlage allein ist auf 29,1 GWh dimensioniert, mit 8,4 GWh in der Slowakei und 100.000 metrischen Tonnen LFP-Kathodenmaterial in Marokko. Nichts davon ist ein Halbleiter, aber es ist dieselbe industrielle Logik: Inputs lokalisieren, einen fünfjährigen Bau akzeptieren und hoffen, dass die Nachfrage hält.

China drängt auch eigene Standards in die Lieferkette. The SCMP berichtete am 22. September, dass die State Administration for Market Regulation sagte, ein verkleinerter "Micro Han Xin"-Code, eine Symbolik aus dem Jahr 2007, sei in die formelle internationale Standardisierung eingetreten, mit dem Ziel, Komponenten zu markieren, die zu klein für herkömmliche Etiketten sind. Data Matrix, vor fast 40 Jahren in den USA erstellt, ist der Amtsinhaber.

Für Käufer von Legacy-Silizium ist das praktische Bild dieses. Fortschrittliche Verpackung ist ausgebucht, Speicher wird auf KI umverteilt, Mindestbestellmengen bestrafen Niedrigvolumen-Industrien, und Exportkontrollen können eine Komponentenlinie über Nacht kappen. Die Fertigungsstätten sind nicht mehr das einzige Tor, und in einigen Segmenten sind sie nicht das engste.