Chaîne d'approvisionnement des puces héritées : l'assemblage, la mémoire et les matériaux pèsent plus lourd que les fonderies

Le 1er octobre, Kate Underhill, architecte de propulsion pour les transports spatiaux futurs à l'Agence spatiale européenne, a déclaré à EE Times lors de l'événement Pretzl Connect 2026 à Budapest que les systèmes spatiaux fonctionnent typiquement « au moins 10 ans en retard sur l'électronique grand public ». Son exemple était direct : l'ESA a tenté de commander 20 diodes laser à un fournisseur allemand et s'est vu répondre que la commande minimale était de 10 000 unités.

Cette anecdote résume la chaîne d'approvisionnement des puces héritées à la fin de 2026. La contrainte ne concerne plus seulement celui qui peut graver le transistor le plus petit. Il s'agit de savoir qui peut obtenir suffisamment de composants anciens, en volumes suffisamment faibles, assemblés et expédiés de manière fiable, tandis que le silicium IA le plus récent absorbe toute la capacité.

L'assemblage est le nouveau goulot d'étranglement

The Register a rapporté le 30 septembre que la banque d'investissement Jefferies, travaillant avec la société d'analyse d'imagerie par satellite SynMax, considère désormais l'assemblage avancé comme une limite stricte à la construction de datacenters aux États-Unis. SynMax estime que les déploiements américains passeront d'environ 11 GW de capacité brute en 2025 à 16-18 GW en 2026, et place la limite pratique supérieure pour 2027 dans les bas 20 GW. Les pipelines annoncés impliquent plus de 80 GW pour 2028.

Le calcul est simple. La capacité existante d'assemblage avancé peut soutenir des accélérateurs consommant l'équivalent d'environ 13 GW de puissance brute, ce qui se traduit par environ 17,5 GW de puissance totale du datacenter une fois les CPU, la mémoire et le refroidissement comptés. Deux projets d'assemblage supplémentaires prévus pour 2027 pourraient ajouter 6 GW. Jefferies a également constaté que seule la moitié de la capacité américaine prévue pour 2026 était en construction, et que les travaux n'avaient pas encore commencé sur 80 % du pipeline de 2028.

Même les puces fabriquées sur le sol américain peuvent devoir voler vers Taïwan pour l'assemblage. C'est un problème hérité portant de nouveaux habits : l'industrie a concentré son assemblage le plus avancé en un seul endroit, et les lignes d'assemblage plus anciennes et moins chères qui servent les clients automobile, industriel et spatial concourent pour le même personnel et les mêmes substrats.

Commandes petites, cycles longs

La keynote d'Underhill, couverte par EE Times, a également signalé les conditions d'achat qui maintiennent la demande héritée irrégulière. Les faibles volumes de lancements de satellites empêchent les acheteurs de composants spatiaux de sécuriser des prix favorables, c'est pourquoi l'ESA poursuit des stratégies « spin-in » qui adaptent l'électronique commerciale à grande échelle pour le vol spatial.

Les contrôles à l'exportation ajoutent une deuxième couche. « S'il y a un composant américain sur votre satellite, vous devez vous conformer aux réglementations américaines », a déclaré Underhill, en faisant référence aux International Traffic in Arms Regulations. Les fabricants européens ont essayé de construire des satellites sans ITAR, mais certains composants spécialisés ne sont disponibles que auprès de fournisseurs étrangers.

Les programmes spatiaux ont traditionnellement fait confiance à des processeurs tolérants aux radiations, comme la famille LEON basée sur SPARC, que l'ESA a commencé à développer en 1997. C'est une architecture vieille de deux décennies qui est toujours en vol, et toujours commandée par dizaines plutôt que par millions.

La mémoire se resserre, et les nœuds anciens le ressentent

La puce Puma 9 DOCSIS de MaxLinear, annoncée le 28 septembre, est une étude de cas sur la façon dont l'économie de la mémoire façonne désormais la conception des produits hérités. L'entreprise affirme que la puce prend en charge le DDR5 ainsi que le DDR4, explicitement pour éviter le « risque de chaîne d'approvisionnement associé aux types de mémoire hérités ». Puneet Sethi, SVP et directeur général de l'unité d'affaires infrastructure réseau et opérateur de MaxLinear, a déclaré à LightReading le 29 septembre que « comme les fabricants sont incités à déplacer leur capacité vers le DDR5, nous pensons que l'écosystème, les prix et l'approvisionnement du DDR5 deviendront plus détendus que le stress que nous voyons avec le DDR4 ».

MaxLinear affirme que le Puma 9 réduit les coûts des équipements de préférence client de 30 à 50 % par rapport à son prédécesseur, prend en charge DOCSIS 3.1, 3.1+ et 4.0 sur un seul SoC construit en 8 nm, et commence à être expédié dans les modems et passerelles en 2027. C'est aussi la première génération Puma sur ARM plutôt qu'Intel x86, bien que l'entreprise dise qu'elle continuera à soutenir les deux.

The Register a noté le 30 septembre, dans une couverture distincte, que Micron a averti que l'approvisionnement en RAM allait se détériorer alors que son PDG célèbre des prix « beaucoup plus élevés ». Les nœuds hérités et les types de mémoire hérités sont là où la compression frappe d'abord.

La Chine construit une pile parallèle

Le 30 septembre, Eric Xu, président rotatif de Huawei, a affirmé dans un communiqué de type questions-réponses que les unités de traitement neuronal Ascend de l'entreprise avaient dépassé Nvidia en part de marché en Chine. « Il est assez difficile de collecter des données sur la part de marché de Nvidia en Chine, mais sur la base des données que nous avons collectées, Ascend a dépassé Nvidia », a déclaré Xu, selon The Register. Il a ajouté que Huawei manque de capacité pour satisfaire la demande chinoise et n'a pas l'intention de s'expander internationalement de manière pleinement assumée.

Le même jour, DeepSeek a mis en open source six modules logiciels adaptés aux puces Ascend de Huawei, y compris une version compatible Ascend du langage de programmation TileLang, selon le South China Morning Post. L'objectif déclaré est un écosystème logiciel « indépendant et contrôlable » pour les GPU. La mise à jour GitHub de TileLang indique qu'il prend désormais en charge les accélérateurs Ascend 950 de Huawei avec génération de code native, planification automatique et synchronisation.

Le matériel bouge aussi. Le SCMP a rapporté le 1er octobre que Richard Yu de Huawei a déclaré que l'entreprise avait expédié environ 100 000 téléphones Mate XT 2 trifold depuis la sortie du modèle le 12 septembre, et que la série Mate 90 adoptera des processeurs basés sur la loi de mise à l'échelle Tau de Huawei. Un rapport de Bernstein cité par le SCMP le 22 septembre estimait que le Kirin 9050 Pro, la première puce basée sur Tau, utilise une technologie équivalente à un nœud de 7 nm et a surperformé l'A17 Pro 3 nm d'Apple dans les tests multicœurs Geekbench 6, tout en restant environ 30 % derrière le A20 Pro 2 nm le plus récent d'Apple.

Ce que la construction de fonderies ne répare toujours pas

De nouvelles capacités continuent d'être annoncées. Gotion High-tech et PowerCo de Volkswagen prévoient environ 3 220 000 000 € (3 670 000 000 $) de projets de batteries et de matériaux en Espagne, en Slovaquie et au Maroc, selon un dépôt de Gotion à la bourse couvert par CnEVPost le 28 septembre. L'usine espagnole seule est dimensionnée à 29,1 GWh, avec 8,4 GWh en Slovaquie et 100 000 tonnes métriques de matériau cathodique LFP au Maroc. Aucun de ces éléments n'est un semi-conducteur, mais c'est la même logique industrielle : localiser les intrants, accepter une construction de cinq ans, et espérer que la demande se maintienne.

La Chine pousse également ses propres normes dans la chaîne d'approvisionnement. Le SCMP a rapporté le 22 septembre que l'Administration d'État pour la réglementation du marché a déclaré qu'un code « Micro Han Xin » réduit, une symbologie de l'ère 2007, est entré dans la normalisation internationale formelle, visant à marquer les composants trop petits pour les étiquettes conventionnelles. Data Matrix, créé aux États-Unis il y a près de 40 ans, est le tenant en place.

Pour les acheteurs de silicium hérité, le tableau pratique est le suivant. L'assemblage avancé est réservé, la mémoire est réallouée à l'IA, les quantités minimales de commande punissent les industries à faible volume, et les contrôles à l'exportation peuvent couper une ligne de composants du jour au lendemain. Les fonderies ne sont plus la seule porte, et dans certains segments, elles ne sont pas la plus étroite.