芯片封装成为新瓶颈：17.5 GW的AI数据中心功率上限

这个数字才是关键。不是已宣布的管线，也不是某些2028年需求模型暗示的80 GW。是封装上限。

Jefferies将该报告分享给The Register，后者于9月30日发布。SynMax通过每周卫星图像追踪土地清理、首建结构和施工进度，估计美国部署量将从2025年约11 GW的总产能升至2026年的16-18 GW，高于其此前14-16 GW的预测。它将2027年的实际上限定在20多吉瓦的低端。2027年预计上线的另外两个封装项目可能再增加6 GW，但前提是产能扩张快于预测。The Register报道，新项目的土地清理已停滞，可见活动远低于交付已宣布管线暗示的80多GW所需的节奏。Jefferies此前的一份报告发现，仅2026年计划的一半美国产能正在建设，而2028年管线中多达80%的工作尚未开始。

为什么是封装，而不是晶圆

制造加速器裸片只是工作的一半。在OEM将其安装到服务器之前，必须先用高带宽内存等组件进行封装。

先进封装使用高密度连接将多个裸片和内存结合，这种方法用于许多先进CPU和AI加速器。即使在美国本土制造的芯片，通常也需要送往海外，比如台湾进行封装，在半导体生产和运营数据中心产能之间形成瓶颈。

在新加坡举行的A*STAR Innovate Together 2026上，KLA、ASM、ASMPT和新加坡国立大学的工程师用工艺术语描述了这种挤压，EE Times于9月30日报道。封装尺寸变大，而互连间距和缺陷容忍度缩小。A*STAR微电子研究所系统级封装负责人Surya Bhattacharya表示，持续的晶体管缩放已不足以满足AI计算需求，因此系统必须集成更多裸片和功能，使封装成为系统设计的一部分，而非事后考虑。ASM International的Avi Shantaram说，混合键合对下一代高密度3D互连很重要，但挑战超出了键合工具本身。晶圆表面粗糙度、化学机械抛光凹陷、清洁度和颗粒控制都影响结果。ASMPT半导体解决方案CTO Gary Widdowson表示，混合键合不会立即取代热压键合，后者在成熟度和成本方面仍有优势。“我们处理的是完整工艺，而不是单一设备问题，”Widdowson说，据EE Times报道。

经济账毫不留情。SemiEngineering.com上10月1日发布的赞助博客将典型复杂度的ASIC工程工作量定为超过1000个工程月，并指出综合、布局布线方面的开创性工作已将瓶颈转移到验证。这是与封装并行的设计侧约束。

良率作为泄压阀

一家初创公司认为，无需更多晶圆也能缓解短缺。Emergence AI联合创始人兼执行主席Satya Nitta在SEMICON India 2026上告诉EE Times，需求超过供应，每座晶圆厂都在满负荷运行。“你无法更快制造芯片，但你肯定能用AI提高每片晶圆的产出芯片数，”他说。Nitta描述了能在30%的1500个产品中发现相同故障模式并建议重新设计受影响模块的智能体，他说这超出了人类认知极限。该公司客户中的IDM现在要求其将工作扩展到晶圆厂。其他地方，工具链正在被直接自动化。The Decoder于9月30日报道，OpenAI和Synopsys签署多年期合作伙伴关系，构建GPT-Synopsys，一个旨在推理芯片设计和验证并操作Synopsys EDA工具的模型。与半导体客户的早期测试已在进行，两家公司将共同营销产品并分享收入。

这些都不改变近期算术。内存是第二个约束：MaxLinear表示其新Puma 9 DOCSIS芯片将支持DDR5和DDR4以降低供应链风险，SVP Puneet Sethi告诉Light Reading，DDR5的价格和供应应比DDR4更宽松。与此同时，AMD正以约82亿美元股票收购AI研究实验室World Labs，该交易于9月28日宣布，Data Center Knowledge报道其旨在随着AI模型演进而指导未来芯片设计。

封装产能能否足够快扩张是未解问题。上限不是理论。它是17.5 GW。