Chaîne d'approvisionnement des accélérateurs IA : T-glass, DRAM 3D et le goulot d'étranglement du packaging

Tom's Hardware rapporte le 9 mars que la demande de T-glass dépasse l'offre, ce qui a fait grimper les prix de 20 à 30 %. Les délais de livraison des matériaux en aval, comme les laminés cuivrés, sont passés des 8 à 10 semaines habituelles à plus de 20. Nittobo triple la capacité de son usine de Fukushima. Le matériau supplémentaire n'arrivera sur le marché qu'au milieu de 2027.

Le T-glass n'est pas une puce. C'est un tissu de verre à faible CTE utilisé dans le cœur organique des substrats de circuits intégrés, la couche d'interconnexion entre un processeur et sa carte de circuit imprimé. Il maintient la stabilité dimensionnelle des boîtiers grands et chauds. À mesure que les processeurs IA grossissent et chauffent davantage, cette tâche devient plus difficile.

Le E-glass remplit une fonction similaire pour moins cher. Il sert surtout dans les puces d'entrée de gamme, comme les microcontrôleurs et les anciens processeurs mobiles. Pour le packaging 2.5D et 3D, donc pour les accélérateurs IA avancés, le T-glass reste l'option privilégiée. Selon Tom's Hardware, les données de Nvidia montrent que la taille des interposeurs passe de 814 mm² sur Hopper à 1 700 mm² sur Blackwell, soit une hausse de 109 %. Les générations Rubin et Feynman montent encore d'un cran.

Pourquoi la substitution est difficile

Bilal Hachemi, analyste chez Yole Group, suit la chaîne d'approvisionnement des substrats de circuits intégrés. Il a déclaré à Tom's Hardware Premium que remplacer le T-glass n'a rien de simple. Selon lui, ce matériau « possède des valeurs diélectriques et de CTE spécifiques qui conviennent mieux aux puces IA, en particulier pour le cœur organique ». Hachemi note aussi que l'industrie des substrats travaille depuis toujours avec des marges faibles. Une hausse de demande même modérée peut donc provoquer des pénuries. « Toute augmentation de la demande de matériaux de build-up, d'ABF ou de T-glass peut créer une pénurie potentielle, car cela va à l'encontre des fondamentaux de ce secteur », a-t-il déclaré.

Bill Ho, analyste chez Yuanta, décrit l'état du marché sans détour : « Avec une offre de T-glass encore plus contrainte aujourd'hui, les fournisseurs ne communiquent plus de délais. »

La course aux allocations a déjà changé les comportements. Hachemi juge inédit que Nvidia contacte directement un fournisseur de matériaux en amont : « Pour la première fois, on voit Nvidia, le client final, s'adresser aux fournisseurs de matériaux en amont pour sécuriser la capacité et s'assurer qu'il sera livré. » Pour les acheteurs de puces concurrents, la question est de savoir ce qui se passera une fois que Nvidia aura verrouillé sa part.

Nittobo ne reste pas les bras croisés. Outre l'extension de Fukushima, l'entreprise double la capacité de fil brut de son usine taïwanaise et importe du fil au Japon pour le tissage. Elle a aussi conclu un accord de collaboration avec Nanya Plastics pour externaliser une partie du tissage. Elle s'associe donc à l'un de ses plus gros concurrents pour desserrer le goulot. D'ici 2027, environ 20 % du tissu de verre de Nittobo devrait être tissé par Nanya, selon Tom's Hardware.

Bank of America estime que le segment des matériaux électroniques de Nittobo va presque doubler son chiffre d'affaires, de 40,9 milliards de yens (266 millions de dollars) en 2025 à 87,7 milliards d'ici mars 2028, avec des marges opérationnelles proches de 48 %. Takashi Enomoto, analyste de recherche à la banque, estime que la demande de tissu T-glass « semble devoir progresser plus que prévu initialement ». Il ajoute que l'attention portait jusqu'ici sur le T-glass épais destiné aux boîtiers de GPU et de CPU. La demande de T-glass ultra-fin devrait désormais augmenter, les dispositifs de pointe délaissant le E-glass.

Le volet mémoire du même problème

Le matériau de packaging n'est qu'une contrainte parmi d'autres. À Hot Chips 2026, d-Matrix a présenté Raptor, un accélérateur qui empile le calcul directement sur les puces DRAM, selon le compte rendu de ServeTheHome publié le 14 septembre. Le raisonnement commence par l'arithmétique. Les poids des modèles ne cessent de grossir, et le cache KV évolue avec la longueur de contexte multipliée par la taille du lot. Ainsi, 64 utilisateurs sur un contexte de 1M peuvent représenter environ 935 Go de cache KV.

La SRAM atteint la bande passante visée, mais à très petite échelle. ServeTheHome rapporte qu'une paire de cartes accélératrices à SRAM Corsair atteint environ 300 TB/s avec une latence d'environ 1 ns, mais ne stocke qu'environ 4 Go. Une cellule SRAM 6T est environ 10 fois plus grande qu'une cellule DRAM, et les fuites atteignent des dizaines de watts à l'échelle du Go. La HBM règle la question de la capacité mais peine sur la bande passante. d-Matrix cite un plafond pratique d'environ 20 TB/s pour les boîtiers HBM4 comme le Vera Rubin de Nvidia et l'Instinct MI455 d'AMD.

Une telle bande passante a un coût énergétique. À 2,4 pJ/bit, faire passer 100 TB/s dans de la HBM consomme environ 1,92 kW avant tout trafic de fabric. L'alternative de d-Matrix place une puce logique TSMC N4 au-dessus d'une puce DRAM 3D, avec un empilement face à face de 36 µm. L'IO vertical 3D descend à environ 0,3 à 0,4 pJ, soit environ 10 fois moins que la HBM.

Le revers, c'est la thermique. Des centaines de watts doivent s'évacuer par les TSV d'un empilement DRAM sensible à la température. d-Matrix affirme qu'un empilement 1-Hi avec la logique au-dessus, à 0,5 W/mm² maximum, peut être refroidi par liquide en gardant la DRAM sous 100 C. Avec 32 Go par carte, des poids en 4 bits et un cache KV en 8 bits, une montée en charge de 72 cartes peut héberger un modèle de frontière comme Kimi K3 sur un contexte de 1M, selon la présentation de l'entreprise à Hot Chips.

Microsoft a profité de la même conférence pour détailler Maia 200, son accélérateur de deuxième génération pour Azure. ServeTheHome rapporte le 26 août que la puce est gravée en TSMC 3 nm avec 140 milliards de transistors, six piles de HBM3e, 7 To/seconde de bande passante HBM, un TDP de 750 watts et 10 000 TFLOPS en FP4. La puce SoC mesure 820 mm². Le réseau de Microsoft est limité au scale-up, avec 128 baies et 6 000 puces sur la diapositive présentée. Il utilise des commutateurs de niveau 0 dans les baies et de niveau 1 entre elles.

La voie parallèle chinoise

La revue hebdomadaire de SemiEngineering, publiée le 25 septembre, recense plusieurs initiatives qui vont dans le même sens : plus d'approvisionnement local et plus de capacité de packaging. Alibaba a dévoilé l'accélérateur IA Zhenwu V900, avec 216 Go de mémoire et 1 200 Go/s de bande passante entre puces. Il revendique 3 fois les performances de son prédécesseur M890, avec une production de masse prévue au premier trimestre 2027. CXMT annonce que sa DRAM G5 de cinquième génération est entrée en production de masse, en parallèle d'une nouvelle ligne LPDDR5X. L'entreprise revendique un demi-pas de zone active de 11,95 nm et au moins 50 % de puces en plus par wafer que la génération précédente, sans divulguer ses rendements de fabrication réels.

La même revue indique que Samsung prévoirait au moins de doubler sa production de la famille HBM4 en 2027, selon le Seoul Economic Daily. Elle note aussi que GUC annonce que son PHY et son contrôleur HBM4E sont prêts à la conception sur TSMC N2P et ont déjà été adoptés dans des ASIC IA clients. Des chercheurs d'Imec ont modélisé une architecture DRAM 3D sur GPU, avec des puces DRAM orientées verticalement et des cavités de refroidissement. Elle fait passer la température maximale de 121,7 °C à 103,4 °C par rapport à une référence HBM sur GPU.

Rien de tout cela ne règle le calendrier du T-glass. Les nouveaux fours de fusion, qui fonctionnent entre 1 600 et 1 700 °C, et les lignes de filage et de tissage demandent des années avant d'être opérationnels. Le compte rendu de Tom's Hardware situe les premiers volumes réellement nouveaux au milieu de 2027. D'ici là, la contrainte se situe en amont des usines, dans un matériau que la plupart des exploitants de centres de données ne verront jamais.