Lieferkette für KI-Beschleuniger: T-Glass, 3D-DRAM und der Engpass beim Packaging

Tom's Hardware berichtete am 9. März, dass die Nachfrage nach T-Glass das Angebot übersteigt und die Preise um 20 bis 30% gestiegen sind. Die Lieferzeiten für nachgelagerte Materialien wie kupferkaschierte Laminate haben sich von den üblichen 8 bis 10 Wochen auf über 20 verlängert. Nittobo verdreifacht die Kapazität im Werk Fukushima. Das zusätzliche Material kommt erst Mitte 2027 auf den Markt.

T-Glass ist kein Chip. Es ist ein Glasgewebe mit niedrigem CTE, das im organischen Kern von IC-Substraten steckt, also in der Verbindungsschicht zwischen einem Prozessor und seiner Leiterplatte. Es hält große, heiße Packages maßhaltig. Je größer KI-Prozessoren werden und je heißer sie laufen, desto schwieriger wird diese Aufgabe.

E-Glass erfüllt einen ähnlichen Zweck und ist billiger. Es steckt vor allem in einfacheren Chips wie Mikrocontrollern und älteren Mobilprozessoren. Für 2.5D- und 3D-Packaging und damit für moderne KI-Beschleuniger ist T-Glass die erste Wahl. Laut Tom's Hardware zeigen Nvidias Daten, dass die Interposer-Flächen von 814mm² bei Hopper auf 1.700mm² bei Blackwell wachsen, ein Plus von 109%. Die Generationen Rubin und Feynman legen weiter zu.

Warum sich T-Glass kaum ersetzen lässt

Bilal Hachemi, Analyst bei Yole Group und auf die Lieferkette für IC-Substrate spezialisiert, sagte Tom's Hardware Premium, der Austausch von T-Glass sei nicht einfach. Das Material "hat spezifische Dielektrikum- und CTE-Werte, die für die KI-Chips besser funktionieren, besonders für den organischen Kern". Hachemi wies auch darauf hin, dass die IC-Substratbranche seit jeher mit dünnen Margen arbeitet. Schon mäßige Nachfrageschübe können deshalb Engpässe auslösen. "Jeder Anstieg der Nachfrage nach Build-up-Materialien, ABF-Material oder T-Glass kann einen möglichen Engpass verursachen, weil das den Grundregeln dieser Branche widerspricht", sagte er.

Bill Ho, Analyst bei Yuanta, beschrieb die Marktlage ohne Umschweife: "Da das T-Glass-Angebot jetzt noch knapper ist, nennen die Lieferanten gar keine Lieferzeiten mehr."

Das Ringen um Zuteilung hat das Verhalten schon verändert. Hachemi sagte, dass Nvidia sich direkt an einen vorgelagerten Materiallieferanten wendet, sei beispiellos: "Zum ersten Mal sehen wir, wie Nvidia als Endkunde auf die vorgelagerten Materiallieferanten zugeht, um sich Kapazität zu sichern und sicherzustellen, dass man das Material bekommt." Für konkurrierende Chipkäufer stellt sich die Frage, was passiert, wenn Nvidia seinen Anteil erst einmal festgeschrieben hat.

Nittobo sitzt nicht still. Neben dem Ausbau in Fukushima verdoppelt das Unternehmen die Kapazität für Rohgarn im Werk in Taiwan und importiert Garn zurück nach Japan, um es dort zu weben. Außerdem hat es eine Kooperationsvereinbarung mit Nanya Plastics geschlossen, um einen Teil des Webens auszulagern. Damit arbeitet Nittobo mit einem seiner größten Konkurrenten zusammen, um den Engpass zu lindern. Laut Tom's Hardware sollen bis 2027 rund 20% des Glasgewebes von Nittobo bei Nanya gewebt werden.

Bank of America schätzt, dass der Geschäftsbereich Elektronikmaterialien von Nittobo den Umsatz von ¥40.900.000.000 ($266.000.000) im Jahr 2025 auf ¥87.700.000.000 bis März 2028 fast verdoppelt, bei operativen Margen von nahezu 48%. Takashi Enomoto, Research-Analyst der Bank, sagte, die Nachfrage nach T-Glass-Gewebe "dürfte stärker wachsen als ursprünglich erwartet". Bislang habe der Fokus auf dickem T-Glass für GPU- und CPU-Packages gelegen. Die Nachfrage nach ultradünnem T-Glass dürfte nun steigen, weil führende Bauteile von E-Glass weggehen.

Die Speicherseite desselben Problems

Packaging-Material ist nur eine Einschränkung. Auf den Hot Chips 2026 stellte d-Matrix den Beschleuniger Raptor vor, der Rechenlogik direkt auf DRAM-Dies stapelt. Das geht aus der am 14. September veröffentlichten Beschreibung von ServeTheHome hervor. Die Argumentation beginnt mit Arithmetik. Die Modellgewichte wachsen weiter, und der KV-Cache skaliert mit der Kontextlänge multipliziert mit der Batch-Größe. 64 Nutzer bei 1.000.000 Kontext können also rund 935 GB KV-Cache bedeuten.

SRAM erreicht die Bandbreitenvorgabe, aber nur in sehr kleinem Maßstab. ServeTheHome berichtet, dass ein Paar Corsair-SRAM-Beschleunigerkarten etwa 300 TB/s bei rund 1 ns Latenz schafft, aber nur etwa 4 GB fasst. Eine 6T-SRAM-Zelle ist rund 10-mal größer als eine DRAM-Zelle, und die Leckage liegt im GB-Maßstab bei Dutzenden Watt. HBM löst das Kapazitätsproblem, kämpft aber mit der Bandbreite. d-Matrix nennt eine praktische Obergrenze von rund 20 TB/s für HBM4-Packages wie Nvidias Vera Rubin und AMDs Instinct MI455.

Bandbreite auf diesem Niveau kostet Strom. Bei 2,4 pJ/Bit verbraucht der Transport von 100 TB/s über HBM etwa 1,92 kW, bevor überhaupt Fabric-Verkehr hinzukommt. Die Alternative von d-Matrix setzt einen Logik-Die von TSMC in N4 auf einen 3D-DRAM-Die, gestapelt Face-to-Face mit 36 µm Abstand. Das vertikale 3D-IO liegt bei etwa 0,3 bis 0,4 pJ, rund 10-mal niedriger als bei HBM.

Die Wärme ist der Haken. Hunderte Watt müssen durch TSVs in einem temperaturempfindlichen DRAM-Stapel abgeführt werden. d-Matrix zufolge lässt sich ein 1-Hi-Stack mit Logik oben bei höchstens 0,5 W/mm² flüssig kühlen und hält den DRAM unter 100 C. Bei 32GB pro Karte, 4-Bit-Gewichten und einem 8-Bit-KV-Cache kann ein Scale-up mit 72 Karten ein Frontier-Modell wie Kimi K3 bei 1.000.000 Kontext beherbergen, so die Präsentation des Unternehmens auf den Hot Chips.

Microsoft nutzte dieselbe Konferenz, um Maia 200 vorzustellen, seinen Beschleuniger der zweiten Generation für Azure. ServeTheHome berichtete am 26. August, der Chip entstehe bei TSMC in 3nm mit 140.000.000.000 Transistoren, sechs Stapeln HBM3e, 7TB/second HBM-Bandbreite, einer TDP von 750 Watt und 10.000 TFLOPS FP4-Leistung. Der SoC-Die misst 820mm². Microsofts Netzwerk ist ausschließlich auf Scale-up ausgelegt, mit 128 Racks und 6.000 Chips auf der gezeigten Folie. Innerhalb der Racks kommen Tier-0-Switches zum Einsatz, zwischen ihnen Tier-1-Switches.

Chinas eigener Weg

Die Wochenübersicht von SemiEngineering vom 25. September listet mehrere Schritte auf, die in dieselbe Richtung zeigen: mehr heimische Versorgung und mehr Packaging-Kapazität. Alibaba stellte den KI-Beschleuniger Zhenwu V900 mit 216GB Speicher und 1.200GB/s Bandbreite zwischen den Chips vor. Das Unternehmen beansprucht die dreifache Leistung des Vorgängers M890 und plant die Serienfertigung für Q1 2027. CXMT meldete, dass sein DRAM der fünften Generation G5 in die Serienfertigung gegangen ist, zusammen mit einer neuen LPDDR5X-Linie. Angegeben werden eine aktive Halbteilung von 11,95nm und mindestens 50% mehr Dies pro Wafer als in der vorigen Generation, tatsächliche Fertigungsausbeuten nannte das Unternehmen jedoch nicht.

Dieselbe Übersicht vermerkt, dass Samsung laut Seoul Economic Daily plant, die Produktion der HBM4-Familie 2027 mindestens zu verdoppeln. Sie hält außerdem fest, dass GUC seinen HBM4E-PHY und -Controller auf TSMC N2P designfertig hat und dass beides bereits in KI-ASICs von Kunden eingesetzt wird. Forscher von Imec modellierten eine 3D-DRAM-on-GPU-Architektur mit vertikal ausgerichteten DRAM-Dies und Kühlhohlräumen. Gegenüber einer HBM-on-GPU-Basislinie sank die Spitzentemperatur von 121,7°C auf 103,4°C.

Nichts davon ändert den Zeitplan für T-Glass. Neue Schmelzöfen, die zwischen 1.600 und 1.700°C arbeiten, sowie Spinn- und Webstraßen brauchen Jahre, bis sie laufen. Die Berichte von Tom's Hardware legen das erste nennenswerte neue Volumen auf Mitte 2027. Bis dahin sitzt der Engpass vor den Fabs, in einem Material, das die meisten Rechenzentrumsbetreiber nie zu sehen bekommen.