Łańcuch dostaw akceleratorów AI: T-glass, 3D DRAM i wąskie gardło pakowania

Tom's Hardware doniósł 9 marca, że popyt na T-glass przewyższa podaż, co podniosło ceny o 20 do 30%. Czas realizacji materiałów w dalszej części łańcucha, takich jak laminaty z rdzeniem miedzianym, wydłużył się z typowych 8 do 10 tygodni do ponad 20. Nittobo potraja moce w zakładzie w Fukushimie. Dodatkowy materiał trafi na rynek dopiero w połowie 2027 roku.

T-glass to nie układ scalony. To tkanina szklana o niskim CTE, używana w organicznym rdzeniu podłoży IC, czyli warstwy łączącej procesor z płytką drukowaną. Utrzymuje wymiarową stabilność dużych i gorących pakietów. Im większe i gorętsze stają się procesory AI, tym trudniej sprostać temu zadaniu.

E-glass robi podobną robotę taniej. Trafia głównie do układów niższej klasy, takich jak mikrokontrolery i starsze procesory mobilne. W pakowaniu 2.5D i 3D, a więc w zaawansowanych akceleratorach AI, preferowany jest T-glass. Według Tom's Hardware dane Nvidii pokazują, że interpozery rosną z 814 mm² w Hopperze do 1700 mm² w Blackwellu, czyli o 109%. Generacje Rubin i Feynman idą dalej w górę.

Dlaczego zamiana jest trudna

Bilal Hachemi, analityk Yole Group zajmujący się łańcuchem dostaw podłoży IC, powiedział Tom's Hardware Premium, że zastąpienie T-glassu nie jest proste. Ma on, jak stwierdził, "specyficzne wartości przenikalności elektrycznej i CTE, które lepiej pasują do układów AI, zwłaszcza do organicznego rdzenia". Hachemi zauważył też, że branża podłoży IC od dawna pracuje na niskich marżach. Nawet umiarkowany skok popytu może więc wywołać niedobór. "Każdy wzrost popytu na materiały budulcowe, materiał ABF czy T-glass może spowodować niedobór, bo to kłóci się z podstawami tej branży" - powiedział.

Bill Ho, analityk z Yuanty, opisał stan rynku bez ogródek: "Skoro podaż T-glassu jest teraz jeszcze bardziej ograniczona, dostawcy nie podają już terminów realizacji".

Walka o przydziały zmieniła już zachowania. Hachemi mówi, że bezpośredni kontakt Nvidii z dostawcą materiału na wcześniejszym etapie łańcucha nie ma precedensu: "Po raz pierwszy widzimy, jak Nvidia, czyli klient końcowy, zwraca się do dostawców materiałów wyżej w łańcuchu, żeby zapewnić sobie moce i mieć pewność, że je dostanie". Dla kupujących układy konkurentów liczy się to, co się stanie, gdy Nvidia zablokuje swoją część.

Nittobo nie stoi w miejscu. Poza rozbudową w Fukushimie podwaja moce produkcji surowej przędzy w zakładzie na Tajwanie i sprowadza przędzę z powrotem do Japonii, żeby ją tkać. Zawarła też umowę o współpracy z Nanya Plastics na zlecenie części tkania. Wchodzi tym samym w spółkę z jednym z największych konkurentów, żeby rozluźnić wąskie gardło. Według Tom's Hardware do 2027 roku około 20% tkaniny szklanej Nittobo ma pochodzić z tkania w Nanyi.

Bank of America szacuje, że przychody segmentu materiałów elektronicznych Nittobo niemal się podwoją, z 40,9 mld jenów (266 mln dolarów) w 2025 roku do 87,7 mld jenów do marca 2028 roku, a marża operacyjna zbliży się do 48%. Takashi Enomoto, analityk banku, powiedział, że popyt na tkaninę T-glass "najprawdopodobniej wzrośnie bardziej, niż początkowo zakładano". Dodał, że uwaga skupiała się na grubym T-glassie do pakietów GPU i CPU. Popyt na ultracienki T-glass też prawdopodobnie wzrośnie, bo czołowe urządzenia odchodzą od E-glassu.

Pamięć to druga strona tego samego problemu

Materiał do pakowania to tylko jedno ograniczenie. Na Hot Chips 2026 firma d-Matrix przedstawiła Raptora, akcelerator, który układa rdzenie obliczeniowe bezpośrednio na warstwach DRAM. Opis ServeTheHome ukazał się 14 września. Punkt wyjścia to arytmetyka. Wagi modeli ciągle rosną, a pamięć KV cache skaluje się wraz z długością kontekstu pomnożoną przez rozmiar partii. Przy 64 użytkownikach i kontekście 1M daje to około 935 GB pamięci KV cache.

SRAM osiąga wymaganą przepustowość, ale tylko w bardzo małej skali. ServeTheHome podaje, że para kart akceleratorów SRAM Corsair dobija do około 300 TB/s przy opóźnieniu około 1 ns, lecz mieści tylko około 4 GB. Komórka SRAM 6T jest około 10 razy większa od komórki DRAM, a upływy sięgają dziesiątek watów przy skali GB. HBM rozwiązuje problem pojemności, ale ma kłopot z przepustowością. d-Matrix wskazuje praktyczny sufit około 20 TB/s dla pakietów HBM4, takich jak Vera Rubin Nvidii i Instinct MI455 AMD.

Przepustowość na tym poziomie kosztuje energię. Przy 2,4 pJ/bit przepchnięcie 100 TB/s przez HBM zużywa około 1,92 kW, jeszcze przed jakimkolwiek ruchem w sieci połączeń. Alternatywa d-Matrix stawia układ logiczny TSMC N4 na warstwie 3D DRAM, łącząc je twarzą do twarzy w odstępie 36 µm. Pionowe 3D IO kosztuje około 0,3 do 0,4 pJ, czyli mniej więcej 10 razy mniej niż HBM.

Haczyk to odprowadzanie ciepła. Setki watów muszą uciec przez TSV w wrażliwym na temperaturę stosie DRAM. d-Matrix twierdzi, że stos 1-Hi z logiką na wierzchu, o gęstości mocy nie większej niż 0,5 W/mm², da się chłodzić cieczą i utrzymać DRAM poniżej 100 C. Przy 32 GB na kartę, wagach 4-bitowych i 8-bitowej pamięci KV cache zestaw 72 kart może pomieścić model klasy frontier, taki jak Kimi K3, przy kontekście 1M, wynika z prezentacji firmy na Hot Chips.

Microsoft wykorzystał tę samą konferencję, żeby opisać Maia 200, swój drugi akcelerator dla Azure. ServeTheHome doniósł 26 sierpnia, że układ powstał w procesie TSMC 3nm i ma 140 mld tranzystorów, sześć stosów HBM3e, 7 TB/s przepustowości HBM, 750 W TDP i 10 000 TFLOPS w FP4. Matryca SoC ma 820 mm². Sieć Microsoftu działa tylko w skali scale-up, a na pokazanej slajdzie jest 128 szaf i 6000 układów. Wewnątrz szaf stoją przełączniki tier-0, między szafami tier-1.

Chińska równoległa ścieżka

Tygodniowy przegląd SemiEngineering z 25 września wymienia kilka ruchów w tym samym kierunku: więcej krajowych dostaw i więcej mocy pakowania. Alibaba pokazała akcelerator AI Zhenwu V900 z 216 GB pamięci i 1200 GB/s przepustowości między układami. Firma twierdzi, że ma 3× wydajność poprzednika M890, a masowa produkcja ma ruszyć w pierwszym kwartale 2027 roku. CXMT podała, że jej piąta generacja DRAM G5 weszła do masowej produkcji razem z nową linią LPDDR5X. Deklaruje połowę odstępu w aktywnej warstwie na poziomie 11,95 nm i co najmniej 50% więcej matryc z wafla niż poprzednia generacja, choć nie ujawniła rzeczywistej wydajności produkcyjnej.

Ten sam przegląd odnotowuje, że Samsung według Seoul Economic Daily planuje co najmniej podwoić produkcję rodziny HBM4 w 2027 roku. Podaje też, że GUC ma gotowe do projektowania PHY i kontroler HBM4E w procesie TSMC N2P, a klienci już użyli ich w swoich ASIC-ach AI. Badacze z Imec wymodelowali architekturę 3D DRAM na GPU z pionowo ustawionymi warstwami DRAM i wnękami chłodzącymi. W porównaniu z układem HBM na GPU obniżyła ona szczytową temperaturę ze 121,7°C do 103,4°C.

Nic z tego nie zmienia harmonogramu T-glassu. Nowe piece topiące, pracujące w temperaturze od 1600 do 1700°C, oraz linie przędzenia i tkania wymagają lat, zanim ruszą. Według ustaleń Tom's Hardware pierwszy znaczący nowy wolumen pojawi się w połowie 2027 roku. Do tego czasu ograniczenie siedzi wcześniej w łańcuchu niż fabryki, w materiale, którego większość operatorów centrów danych nigdy nie zobaczy.