Datacenters contre puces : l'écart entre les plans IA et le silicium emballé

Le modèle GPT-6 Astra Ultrafast d'OpenAI est disponible dans l'API OpenAI et pour les utilisateurs éligibles de ChatGPT Work et Codex. Le blog de NVIDIA l'a confirmé le 1er octobre. C'est le développement le plus récent d'une semaine où l'écart entre l'ambition IA et l'offre de silicium n'a cessé de se creuser.

Le modèle fonctionne sur des GPU Blackwell et offre une génération de jetons jusqu'à 8 fois plus rapide que le mode Astra Standard, selon NVIDIA. Philippe Tillet, responsable de l'inférence chez OpenAI, est cité dans ce billet en disant que les modèles de l'entreprise sont « exceptionnellement bons pour programmer les GPU Blackwell et Rubin ». Uday Ruddarraju, directeur de la technologie du calcul chez OpenAI, a ajouté qu'OpenAI a utilisé des modèles internes pour optimiser l'inférence sur le matériel NVIDIA. Ce sont des déclarations de fournisseurs et de clients, pas des benchmarks indépendants. Il faut traiter le chiffre de 8x comme une affirmation liée à une comparaison spécifique : Ultrafast contre Standard, sur Blackwell.

L'emballage, pas les usines, est le goulot d'étranglement

Le chiffre le plus gênant est arrivé la veille. Le 30 septembre, The Register a rapporté un rapport de Jefferies, partagé avec le média, qui soutient que l'emballage avancé des puces est devenu une contrainte sur la vitesse à laquelle de nouvelles capacités IA peuvent entrer en service. SynMax, une société d'analyse satellitaire citée dans ce rapport, suit hebdomadairement le défrichage des terrains et l'avancement des constructions. Elle estime que les déploiements aux États-Unis passeront d'environ 11 GW de capacité brute en 2025 à 16-18 GW en 2026, au-dessus de sa précédente prévision de 14-16 GW, et place la limite pratique supérieure pour 2027 dans les bas 20 GW. Pourtant, le défrichage des terrains a atteint un plateau.

The Register écrit que l'activité visible est bien en deçà des plus de 80 GW impliqués par certains pipelines annoncés et des modèles de demande de puces pour 2028. Un rapport précédent de Jefferies avait trouvé que seule la moitié de la capacité américaine prévue pour 2026 était en construction, avec des travaux encore à démarrer sur jusqu'à 80 pour cent du pipeline de 2028. SynMax évalue la capacité existante d'emballage avancé à environ 13 GW équivalent accélérateur, ce qui se convertit en environ 17,5 GW de puissance totale de datacenter une fois les CPU, la mémoire et le refroidissement comptés. Deux projets d'emballage attendus en 2027 pourraient ajouter 6 GW.

Les outils de conception s'invitent

Dans cette contrainte s'engouffre une vague d'annonces sur l'IA pour la conception de puces. Le 30 septembre, The Decoder a rapporté qu'OpenAI et Synopsys ont signé un partenariat pluriannuel pour construire GPT-Synopsys, un modèle destiné à « raisonner sur la conception et la vérification de puces, et à faire fonctionner directement les outils de Synopsys ». Des tests précoces avec des clients semi-conducteurs sont déjà en cours, ont déclaré les entreprises, avec des données clients non utilisées pour l'entraînement et stockées chiffrées. Sassine Ghazi, PDG de Synopsys, dit que l'IA pourrait accélérer considérablement la conception.

Le même jour, Tom's Hardware a enquêté sur le domaine de l'EDA agentique. Cadence a déclaré le 1er juin que son agent a atteint ce qu'il appelle l'autonomie de niveau 5, Rob Knoth, directeur senior du groupe stratégie, qualifiant la démo de « niveau 5 borné dans un domaine » et la plupart des technologies super-agent de « niveau 4 avancé ». Synopsys a déclaré que son flux de travail spec-to-RTL présenté le 11 mars a atteint le L4, et revendique maintenant le L5 pour les agents à long horizon. Siemens a lancé son agent le 16 mars avec des boucles d'auto-vérification annoncées le 26 juillet. Tom's Hardware note la partie inconfortable : toutes les affirmations de vitesse viennent de fournisseurs ou de leurs clients, souvent avec des réserves « jusqu'à », et l'unique évaluateur nommé par Synopsys, AMD, a offert un appui plutôt qu'une analyse.

La série hebdomadaire de Tom's Hardware elle-même, publiée du 28 septembre au 2 octobre, ajoute qu'OpenAI dit que la conception assistée par IA de sa puce Jalapeno a « établi une nouvelle référence » pour l'industrie. Richard Ho, VP du matériel, a déclaré au média que la puce est pour usage interne « avant tout ». Un article compagnon du 29 septembre décrit Architect Labs qui, fin août, revendiquait avoir conçu une puce presque entièrement par IA. Les ingénieurs humains définissent toujours les architectures et prennent les décisions fondamentales, écrit Tom's Hardware.

La Chine construit une pile parallèle

De l'autre côté des contrôles à l'exportation, le président rotatif de Huawei, Eric Xu, a affirmé cette semaine que ses NPU Ascend ont dépassé Nvidia en part de marché en Chine. « Il est assez difficile de collecter des données sur la part de marché de Nvidia en Chine, mais d'après les données que nous avons collectées, Ascend a dépassé Nvidia », a-t-il déclaré, dans une publication de type questions-réponses couverte par The Register le 30 septembre. Xu a également déclaré que Huawei manque de capacité pour satisfaire la demande chinoise et n'a pas de plans pour une poussée internationale complète. Les dirigeants de Nvidia ont déclaré lors de leur appel sur les résultats du deuxième trimestre que les expéditions de H200 en Chine s'élevaient à moins de 1 pour cent des revenus datacenter.

Le logiciel suit. The South China Morning Post a rapporté le 30 septembre que DeepSeek a open-sourcé six modules adaptés aux puces Ascend, y compris une version compatible Ascend de TileLang qui prend officiellement en charge les accélérateurs Ascend 950. L'objectif déclaré est un écosystème logiciel « indépendant et contrôlable ».

Le matériel suit aussi. Le 1er octobre, le SCMP a rapporté Richard Yu, responsable de la division grand public de Huawei, disant que l'entreprise avait expédié environ 100 000 téléphones pliables Mate XT 2 depuis le lancement du 12 septembre, avec le modèle sur la bonne voie pour dépasser 1 000 000 de ventes et des lancements prévus dans la région Asie-Pacifique, au Moyen-Orient et potentiellement en Europe. Le téléphone est le premier à intégrer des processeurs mobiles utilisant l'architecture LogicFolding basée sur la loi d'échelle Tau de Huawei.

L'évaluation de Bernstein, rapportée par le SCMP le 22 septembre, est une calibration utile. Elle estimait que le Kirin 9050 Pro était fabriqué sur une technologie équivalente à un nœud de 7nm et a battu le A17 Pro 3nm d'Apple dans les tests Geekbench 6 multicore, réduisant l'écart avec Apple à environ trois ans à partir d'environ quatre. Il restait en retard de l'A20 Pro 2nm d'Apple d'environ 30 pour cent en performance.

La demande continue de dépasser l'offre

Ars Technica a rapporté le 28 septembre que le ministère chinois de l'Industrie et de l'Informatique a demandé à Alibaba et ByteDance de partager leurs plans d'achat des puces RTX Pro 5500 de Nvidia, des pièces de jeu qui pourraient être mises dans des serveurs. Ars cite également des rapports selon lesquels le PDG de Nvidia, Jensen Huang, a blâmé les contrôles à l'exportation pour avoir réduit la part de Nvidia sur le marché chinois des puces IA avancées d'environ 95 pour cent à zéro, et cite l'auteur Stephen Witt qualifiant Huang de « conseiller le plus influent du président sur les questions technologiques ».

Ailleurs, la chaîne d'approvisionnement continue de se resserrer. Satya Nitta d'Emergence AI a dit à EE Times le 30 septembre que « vous ne pouvez pas fabriquer des puces plus vite, mais ce que vous pouvez faire, c'est définitivement obtenir plus de puces par tranche avec l'IA », décrivant des agents qui détectent des motifs d'échec sur des milliers de produits. Qualcomm, entre-temps, a utilisé son Snapdragon Summit pour détailler le Snapdragon 8 Elite Gen 6 et le Elite Extreme Gen 6, passant au TSMC N2P et, sur la partie Extreme, à la mémoire LPDDR6 à 127.2GB/s, selon l'article de ServeTheHome du 26 septembre. Le Puma 9 de MaxLinear, annoncé le 28 septembre et analysé par Light Reading le 29 septembre, ajoute la prise en charge de DDR5 alors que l'offre de DDR4 reste tendue, avec des modems attendus en 2027. Les deux sont des rappels que la capacité de mémoire et d'emballage décide de ce qui est construit, quel que soit le feuilleton des accélérateurs.