Datacenter contro chip: il divario tra i piani AI e il silicio imballato

GPT-6 Astra Ultrafast di OpenAI è attivo nell'API di OpenAI e per gli utenti eleggibili di ChatGPT Work e Codex. Lo ha dichiarato il blog di NVIDIA il 1 ottobre. È l'ultimo sviluppo di una settimana in cui il divario tra le ambizioni dell'AI e la fornitura di silicio è continuato ad allargarsi.

Il modello gira su GPU Blackwell e offre una generazione di token fino a 8 volte più veloce rispetto alla modalità Astra Standard, secondo NVIDIA. Philippe Tillet, responsabile dell'inference di OpenAI, è citato in quel post affermando che i modelli dell'azienda sono "eccezionalmente bravi a programmare le GPU Blackwell e Rubin". Uday Ruddarraju, Chief Technology Officer di compute di OpenAI, ha aggiunto che OpenAI ha utilizzato modelli interni per ottimizzare l'inference sull'hardware NVIDIA. Si tratta di dichiarazioni di vendor e clienti, non di benchmark indipendenti. Considera il fattore 8 come un'affermazione legata a un confronto specifico: Ultrafast contro Standard, su Blackwell.

Il collo di bottiglia è il packaging, non i fab

Il numero più scomodo è emerso un giorno prima. Il 30 settembre, The Register ha riportato un report di Jefferies, condiviso con il quotidiano, che argomenta come il packaging avanzato dei chip sia diventato un vincolo per la velocità con cui la nuova capacità AI può entrare in funzione. SynMax, azienda di analisi satellitare citata in quel report, monitora settimanalmente la preparazione dei terreni e i progressi delle costruzioni. Stima che i deploy negli USA saliranno da circa 11 GW di capacità lorda nel 2025 a 16-18 GW nel 2026, al di sopra della precedente previsione di 14-16 GW, e pone il limite pratico superiore per il 2027 nella bassa ventina di gigawatt. Eppure la preparazione dei terreni è in stallo.

The Register scrive che l'attività visibile è ben al di sotto degli oltre 80 GW impliciti in alcuni pipeline annunciati e nei modelli di domanda di chip per il 2028. Un report precedente di Jefferies aveva rilevato che solo metà della capacità USA programmata per il 2026 era in costruzione, con i lavori non ancora iniziati su fino all'80 percento del pipeline del 2028. SynMax pone la capacità di packaging avanzato esistente a circa 13 GW equivalente acceleratore, il che si traduce in circa 17,5 GW di potenza totale del datacenter una volta conteggiati CPU, memoria e raffreddamento. Due progetti di packaging in scadenza nel 2027 potrebbero aggiungere 6 GW.

Arrivano gli strumenti di design

In questo vincolo irrompe un'onda di annunci di AI per il design dei chip. Il 30 settembre, The Decoder ha riportato che OpenAI e Synopsys hanno firmato una partnership pluriennale per costruire GPT-Synopsys, un modello destinato a "ragionare su design e verifica dei chip e a operare direttamente gli strumenti di Synopsys". I primi test con i clienti del settore semiconduttori sono già in corso, hanno dichiarato le aziende, con i dati dei clienti non utilizzati per l'addestramento e memorizzati in forma cifrata. Sassine Ghazi, CEO di Synopsys, afferma che l'AI potrebbe accelerare significativamente il design.

Nello stesso giorno, Tom's Hardware ha sondato il campo EDA agentico. Cadence ha dichiarato il 1 giugno che il suo agente ha raggiunto ciò che chiama autonomia di Livello 5. Rob Knoth, senior group director of strategy, ha definito la demo "Livello 5 limitato in un dominio" e la maggior parte della tecnologia super-agent a "Livello 4 avanzato". Synopsys ha affermato che il suo workflow spec-to-RTL mostrato l'11 marzo ha raggiunto L4, e ora rivendica L5 per agenti a lungo orizzonte. Siemens ha lanciato il suo agente il 16 marzo con loop di auto-verifica annunciati il 26 luglio. Tom's Hardware nota la parte scomoda: tutte le affermazioni di velocità provengono da vendor o dai loro clienti, molti con riserve "fino a", e l'unico valutatore nominato da Synopsys, AMD, ha offerto un'approvazione piuttosto che un'analisi.

La serie settimanale di Tom's Hardware, in corso dal 28 settembre al 2 ottobre, aggiunge che OpenAI afferma che il design assistito da AI del suo chip Jalapeno ha "stabilito un nuovo baseline" per l'industria. Richard Ho, VP di Hardware, ha dichiarato al quotidiano che il chip è per uso interno "prima di tutto". Un pezzo correlato del 29 settembre descrive Architect Labs che a fine agosto rivendicava di aver progettato un chip quasi interamente con l'AI. Gli ingegneri umani definiscono ancora le architetture e prendono le decisioni fondamentali, scrive Tom's Hardware.

La Cina costruisce uno stack parallelo

Dall'altra parte dei controlli alle esportazioni, il chairman rotante di Huawei, Eric Xu, ha affermato questa settimana che le sue NPU Ascend hanno superato Nvidia nella quota di mercato cinese. "È piuttosto difficile raccogliere dati sulla quota di mercato di Nvidia in Cina, ma in base ai dati che abbiamo raccolto, Ascend ha superato Nvidia", ha detto, in una release in stile Q&A ripresa da The Register il 30 settembre. Xu ha anche detto che Huawei manca di capacità per soddisfare la domanda cinese e non ha piani per una spinta internazionale completa. I dirigenti di Nvidia hanno detto alla loro call di utili del Q2 che le spedizioni di H200 in Cina ammontavano a meno dell'1 percento dei ricavi da datacenter.

Il software segue. The South China Morning Post ha riportato il 30 settembre che DeepSeek ha rilasciato in open source sei moduli su misura per i chip Ascend, inclusa una versione di TileLang compatibile con Ascend che supporta ufficialmente gli acceleratori Ascend 950. L'obiettivo dichiarato è un ecosistema di software "indipendente e controllabile".

Anche l'hardware segue. Il 1 ottobre, lo SCMP ha riportato Richard Yu, capo consumer di Huawei, che l'azienda aveva spedito circa 100.000 telefoni trifold Mate XT 2 dalla release del 12 settembre, con il modello in corsa per superare le 1.000.000 di vendite e lanci pianificati in Asia-Pacifico, Medio Oriente e potenzialmente Europa. Il telefono è il primo a integrare processori mobili che utilizzano l'architettura LogicFolding basata sulla Tau Scaling Law di Huawei.

La valutazione di Bernstein, riportata dallo SCMP il 22 settembre, è una calibrazione utile. Ha stimato che il Kirin 9050 Pro è stato realizzato su una tecnologia equivalente a un nodo da 7nm e ha battuto l'A17 Pro da 3nm di Apple nei test multicore di Geekbench 6, riducendo il divario con Apple a circa tre anni da circa quattro. Ha ancora arretrato di circa il 30 percento in prestazioni rispetto all'A20 Pro da 2nm di Apple.

La domanda continua a superare l'offerta

Ars Technica ha riportato il 28 settembre che il Ministero dell'Industria e dell'Informazione della Cina ha chiesto ad Alibaba e ByteDance di condividere i piani per l'acquisto dei chip RTX Pro 5500 di Nvidia, componenti per gaming che potrebbero essere inseriti nei server. Ars cita anche report secondo cui il CEO di Nvidia, Jensen Huang, ha attribuito ai controlli alle esportazioni il taglio della quota di Nvidia nel mercato cinese dei chip AI avanzati da circa il 95 percento a zero, e cita l'autore Stephen Witt che chiama Huang "il consigliere più influente del presidente sulle questioni tecnologiche".

Altrove la catena di approvvigionamento continua a stringersi. Satya Nitta di Emergence AI ha detto a EE Times il 30 settembre che "non puoi produrre chip più velocemente, ma quello che puoi fare è sicuramente ottenere più chip per wafer con resa grazie all'AI", descrivendo agenti che individuano pattern di guasto tra migliaia di prodotti. Qualcomm, intanto, ha usato il suo Snapdragon Summit per dettagliare lo Snapdragon 8 Elite Gen 6 e l'Elite Extreme Gen 6, passando a TSMC N2P e, sulla parte Extreme, memoria LPDDR6 a 127.2GB/s, secondo la recensione di ServeTheHome del 26 settembre. Puma 9 di MaxLinear, annunciato il 28 settembre e analizzato da Light Reading il 29 settembre, aggiunge il supporto DDR5 mentre la fornitura di DDR4 rimane tesa, con modemi previsti per il 2027. Entrambi sono promemoria che la capacità di memoria e packaging decide cosa viene costruito, qualunque cosa dica la roadmap degli acceleratori.