Der Engpass bei KI-Beschleunigern verschiebt sich nachgelagert ins Glasgewebe und in 3D-DRAM

Nittobo verdreifacht die Kapazität im Werk Fukushima in Japan. Das neue Angebot kommt erst Mitte 2027 auf den Markt, berichtete Tom's Hardware am 9. März. Die Preise für das Material sind um 20 bis 30% gestiegen. Die Lieferzeiten für nachgelagerte kupferkaschierte Laminate haben sich von normalerweise 8 bis 10 Wochen auf über 20 verlängert.

T-Glas ist ein Glasgewebe mit niedrigem CTE, das im organischen Kern von IC-Substraten steckt. Das ist die Verbindungsschicht zwischen einem Chip und seiner Leiterplatte. Sie hält große Chipgehäuse mit hoher Wärmeentwicklung maßhaltig. Das zählt umso mehr, je größer KI-Prozessoren werden und je heißer sie laufen. E-Glas, die billigere Alternative, wird vor allem in einfacheren Chips wie Mikrocontrollern und älteren Mobilprozessoren verwendet. Für riesige 2.5D- und 3D-Gehäuse ist T-Glas die bevorzugte Wahl. Diese Mischung aus Eigenschaften und begrenztem Ersatz macht aus einem Nischenmaterial einen Engpass in der Lieferkette. Der Mangel ist akut, weil die Nachfrage von den Hyperscalern kommt. Sie bestellen immer größere Chipgehäuse, die pro Einheit mehr T-Glas brauchen.

Laut Nvidia-Daten, die Tom's Hardware zitiert, sind die Interposer-Größen von 814mm² bei der Hopper-Architektur auf 1.700mm² bei Blackwell gewachsen, ein Plus von 109%. Rubin und Feynman legen weiter zu. "Da das T-Glas-Angebot jetzt noch knapper ist, nennen die Zulieferer keine Lieferzeiten mehr", sagte Bill Ho, Analyst bei Yuanta, der Publikation.

Ein Ersatz ist nicht einfach. Bilal Hachemi, Analyst bei Yole Group und auf die IC-Substrat-Lieferkette spezialisiert, sagte, T-Glas "hat spezifische Dielektrizitäts- und CTE-Werte, die für die KI-Chips besser funktionieren, besonders für den organischen Kern." Er ergänzte, die Substratindustrie habe historisch von dünnen Margen gelebt. Schon mäßige Nachfrageschübe können deshalb Knappheit auslösen.

Nittobos Antwort reicht über Fukushima hinaus. Das Unternehmen verdoppelt die Kapazität für Rohgarn im Werk Taiwan und importiert Garn zurück nach Japan für die Gewebeherstellung. Außerdem hat es einen Kooperationsvertrag mit Nanya Plastics geschlossen, um einen Teil der Weberei auszulagern. Bis 2027 sollen rund 20% von Nittobos Glasgewebe von Nanya gewebt werden, einem Wettbewerber. Das zeigt, wie eng der Markt ist. Bank of America schätzt, dass Nittobos Segment für Elektronikmaterialien den Umsatz von 40.900.000.000 Yen (266.000.000 US-Dollar) im Jahr 2025 auf 87.700.000.000 Yen bis März 2028 fast verdoppelt, bei operativen Margen nahe 48%.

Unterdessen greifen die Beschleuniger-Designer die Speichermauer von einer anderen Seite an. Auf den Hot Chips 2026 stellte d-Matrix Raptor vor, einen 3D-DRAM-Beschleuniger für generative Inferenz, berichtet ServeTheHome. Er stapelt einen TSMC-N4-Logik-Die auf einen 3D-DRAM-Die mit 36 um Face-to-Face-Stapelung. Das Unternehmen dimensioniert ein Scale-up-Rack mit 72 Karten so, dass ein Frontier-Modell wie Kimi K3 mit 1.000.000 Kontext Platz findet. Jede Karte trägt 32GB bei 4-Bit-Gewichten und einem 8-Bit-KV-Cache.

Das Argument für die vertikale Stapelung ist Energie. SRAM auf dem Die kostet rund 50 fJ. 2.5D-HBM4-Systeme liegen im Bereich von 2,5 bis 5 pJ, wenn die Energie auf Chipebene mitgerechnet wird. Vertikales 3D-IO kommt auf etwa 0,3 bis 0,4 pJ, rund 10-mal weniger als HBM. Es ist ein PHY-loser Pfad im Millimeterskala statt einer Interposer-Route im Zentimeterskala. d-Matrix nennt eine praktische Bandbreitengrenze von etwa 20 TB/s für HBM4-Gehäuse.

Microsoft geht mit Maia 200 einen anderen Weg. Der 3nm-Chip trägt 140.000.000.000 Transistoren, 6 Stapel HBM3e, 7TB/s HBM-Bandbreite, 10.000 TFLOPS FP4-Leistung und eine TDP von 750 Watt, berichtete ServeTheHome von derselben Konferenz. Er hat kein Scale-out-Netzwerk, nur Scale-up. Die vorgeführte Konfiguration umfasst 128 Racks und 6.000 Chips.

Forschungsarbeiten weisen weiter voraus. Stanford, Carnegie Mellon, Penn, MIT und SkyWater Technology bauten den ersten monolithischen 3D-Chip in einer US-Foundry, meldet Stanford Engineering. Der Prototyp übertrifft vergleichbare 2D-Chips um rund das Vierfache. Simulationen höherer Designs zeigen bis zu zwölffache Verbesserung bei KI-Workloads.