Il collo di bottiglia degli acceleratori AI si sposta a valle, nel tessuto di vetro e nelle DRAM 3D

Nittobo sta triplicando la capacità del suo stabilimento di Fukushima, in Giappone. La nuova produzione non arriverà sul mercato prima di metà 2027, ha riportato Tom's Hardware il 9 marzo. I prezzi del materiale sono saliti tra il 20 e il 30%. I tempi di consegna dei laminati rivestiti in rame a valle sono passati dalle normali 8-10 settimane a oltre 20.

Il T-glass è un tessuto di vetro a basso CTE usato nel nucleo organico dei substrati IC. È lo strato di interconnessione tra un chip e la sua scheda a circuito stampato. Mantiene stabili dal punto di vista dimensionale i package grandi e soggetti a molto calore. Questo conta sempre di più man mano che i processori AI diventano più grandi e lavorano più caldi. L'E-glass, l'alternativa più economica, si usa soprattutto nei chip di fascia bassa come i microcontroller e i processori mobile più vecchi. Per i packaging 2.5D e 3D di grandi dimensioni, il T-glass è l'opzione preferita. L'insieme di queste proprietà e la scarsa sostituibilità trasformano un materiale di nicchia in un punto critico della catena di fornitura. La stretta è acuta per via di chi guida la domanda. Gli hyperscaler ordinano package sempre più grandi, che richiedono più T-glass per unità.

Secondo i dati Nvidia citati da Tom's Hardware, le dimensioni degli interposer sono cresciute da 814mm² per l'architettura Hopper a 1.700mm² per Blackwell, un aumento del 109%. Rubin e Feynman salgono ancora. "Con l'offerta di T-glass ancora più limitata, i fornitori non comunicano più i tempi di consegna", ha dichiarato alla testata Bill Ho, analista di Yuanta.

La sostituzione non è semplice. Bilal Hachemi, analista di Yole Group che segue la catena di fornitura dei substrati IC, ha detto che il T-glass "ha valori specifici di dielettrico e CTE che funzionano meglio per i chip AI, soprattutto per il nucleo organico". Ha aggiunto che storicamente il settore dei substrati lavora con margini sottili. Anche aumenti modesti della domanda possono quindi innescare carenze.

La risposta di Nittobo va oltre Fukushima. L'azienda raddoppia la capacità di filato grezzo nello stabilimento di Taiwan e importa filato in Giappone per la produzione del tessuto. Ha anche siglato un accordo di collaborazione con Nanya Plastics per esternalizzare parte della tessitura. Entro il 2027, circa il 20% del tessuto di vetro di Nittobo dovrebbe essere tessuto da Nanya, un concorrente. Dà l'idea di quanto sia teso il mercato. Bank of America stima che il segmento materiali elettronici di Nittobo quasi raddoppierà le vendite da ¥40.900.000.000 (266.000.000 di dollari) nel 2025 a ¥87.700.000.000 entro marzo 2028, con margini operativi vicini al 48%.

Intanto i progettisti di acceleratori attaccano il muro della memoria da un'altra direzione. All'Hot Chips 2026, d-Matrix ha presentato Raptor, un acceleratore con DRAM 3D per l'inferenza generativa, secondo ServeTheHome. Impila un die logico TSMC N4 sopra un die DRAM 3D con uno stacking face-to-face da 36 um. L'azienda dimensiona un rack scale-up da 72 schede per ospitare un modello di frontiera come Kimi K3 con 1.000.000 di contesto. Ogni scheda porta 32GB usando pesi a 4 bit e una KV cache a 8 bit.

L'argomento a favore dello stacking verticale è l'energia. La SRAM on-die costa circa 50 fJ. I sistemi 2.5D HBM4 viaggiano nella fascia 2,5-5 pJ quando si include l'energia a livello di chip. L'IO verticale 3D si attesta intorno a 0,3-0,4 pJ, circa 10 volte meno dell'HBM. È un percorso senza PHY su scala millimetrica, non una rotta interposer su scala centimetrica. d-Matrix cita un tetto pratico di banda intorno a 20 TB/s per i package HBM4.

Microsoft segue una strada diversa con Maia 200. Il chip da 3nm conta 140.000.000.000 di transistor, 6 stack di HBM3e, 7TB/secondo di banda HBM, 10.000 TFLOPS di prestazioni FP4 e un TDP di 750 Watt, ha riportato ServeTheHome dalla stessa conferenza. Non ha networking scale-out, solo scale-up. La configurazione dimostrata ospita 128 rack e 6.000 chip.

Gli sforzi di ricerca guardano più lontano. Stanford, Carnegie Mellon, Penn, MIT e SkyWater Technology hanno costruito il primo chip 3D monolitico in una fonderia statunitense, secondo Stanford Engineering. Il prototipo supera i chip 2D comparabili di circa quattro volte. Le simulazioni di progetti più alti mostrano fino a dodici volte il miglioramento su carichi di lavoro AI.