Wąskie gardło akceleratorów AI przenosi się w dół łańcucha, do tkanin szklanych i DRAM 3D

Nittobo potraja moce w fabryce w Fukushimie w Japonii. Nowe dostawy trafią jednak na rynek dopiero w połowie 2027 roku, podał Tom's Hardware 9 marca. Ceny materiału wzrosły o 20 do 30%, a terminy realizacji laminatów miedzianych w dalszej części łańcucha wydłużyły się z normalnych 8 do 10 tygodni do ponad 20.

T-glass to tkanina szklana o niskim CTE, używana w organicznym rdzeniu podłoży IC, czyli warstwie łączącej chip z płytką drukowaną. Utrzymuje wymiary dużych, mocno grzejących się obudów chipów, a to znaczy coraz więcej, gdy procesory AI rosną i pracują w wyższych temperaturach. E-glass, tańsza alternatywa, trafia głównie do słabszych układów, takich jak mikrokontrolery i starsze procesory mobilne. W masowym pakowaniu 2.5D i 3D wybiera się T-glass. Ta kombinacja właściwości i ograniczonych możliwości zamiany czyni z niszowego materiału wąskie gardło łańcucha dostaw. Niedobór jest dotkliwy, bo popyt napędzają najwięksi. Hiperskalerzy zamawiają coraz większe obudowy chipów, a każda potrzebuje więcej T-glass.

Według danych Nvidii, na które powołuje się Tom's Hardware, rozmiary interposerów wzrosły z 814mm² w architekturze Hopper do 1 700mm² w Blackwell, o 109%, a Rubin i Feynman mają rosnąć dalej. „Przy jeszcze bardziej ograniczonych dostawach T-glass dostawcy nie podają już terminów realizacji”, powiedział tej publikacji Bill Ho, analityk w Yuanta.

Zastąpienie materiału nie jest proste. Bilal Hachemi, analityk Yole Group, który śledzi łańcuch dostaw podłoży IC, stwierdził, że T-glass „ma określone wartości dielektryczne i CTE, które lepiej pasują do chipów AI, zwłaszcza do organicznego rdzenia”. Dodał, że branża podłoży od dawna pracuje na cienkich marżach, więc nawet umiarkowany skok popytu może wywołać niedobór.

Nittobo nie ogranicza się do Fukushimy. Podwaja moce produkcji przędzy w zakładzie na Tajwanie i sprowadza przędzę z powrotem do Japonii, gdzie powstaje tkanina. Firma zawarła też umowę o współpracy z Nanya Plastics, której zleca część tkania. Do 2027 roku około 20% tkaniny szklanej Nittobo ma tkać Nanya, konkurent, co pokazuje, jak napięty jest rynek. Bank of America szacuje, że segment materiałów elektronicznych Nittobo niemal podwoi sprzedaż z 40,9 mld jenów (266 mln dolarów) w 2025 roku do 87,7 mld jenów do marca 2028, przy marży operacyjnej zbliżającej się do 48%.

Projektanci akceleratorów atakują tymczasem ścianę pamięci z innej strony. Na Hot Chips 2026 d-Matrix pokazał Raptora, akcelerator z DRAM 3D do wnioskowania generatywnego, który nakłada układ logiczny TSMC N4 na kość DRAM 3D techniką zestawiania twarzą do twarzy o skoku 36 um, podał ServeTheHome. Firma przewiduje szafę skalującą na 72 karty, mieszczącą model frontier, taki jak Kimi K3, przy kontekście 1 000 000, z 32GB na kartę przy wagach 4-bitowych i 8-bitowym KV cache.

Za pionowym układaniem stoi energia. SRAM wbudowana w układ kosztuje około 50 fJ, a systemy 2.5D HBM4 mieszczą się w przedziale od 2,5 do 5 pJ, licząc energię na poziomie chipu. Pionowe 3D IO to około 0,3 do 0,4 pJ, jakieś 10 razy mniej niż HBM, bo to ścieżka milimetrowa bez PHY, a nie centymetrowa trasa przez interposer. d-Matrix podaje praktyczny limit przepustowości pakietów HBM4 na około 20 TB/s.

Microsoft idzie inną drogą z Maia 200. Układ w procesie 3nm ma 140 000 000 000 tranzystorów, 6 stosów HBM3e, 7TB/s przepustowości HBM, 10 000 TFLOPS w FP4 i 750 watów TDP, relacjonował ServeTheHome z tej samej konferencji. Nie ma sieci do skalowania zewnętrznego, tylko skalowanie wewnątrz szafy, a w pokazanej konfiguracji było 128 szaf i 6 000 chipów.

Prace badawcze sięgają dalej. Stanford, Carnegie Mellon, Penn, MIT i SkyWater Technology zbudowały pierwszy monolityczny chip 3D w amerykańskiej foundry. Prototyp okazał się około czterokrotnie lepszy od porównywalnych układów 2D, a symulacje wyższych konstrukcji pokazują do dwunastokrotnej poprawy w obciążeniach AI, podał Stanford Engineering.