Cresce la capacità di packaging per chip AI, mentre i prezzi CoWoS salgono
Le aziende della filiera AI continuano a investire in nuove linee di packaging per chip, con visibilità sugli ordini che arriva al primo semestre del 2027: lo ha riferito BriefAsia il 3 novembre. La stessa espansione va incontro a un rincaro. Secondo quanto riportato a fine ottobre, fonderie e assemblatrici starebbero preparando aumenti del 10% al 20% per il packaging avanzato.

Chi compra acceleratori AI si trova davanti a prezzi del packaging in aumento, secondo le indiscrezioni, dal 10% al 20%, e a tempi di consegna delle macchine di sei-otto mesi: le nuove linee non possono arrivare in fretta. Resta da capire se l'aumento CoWoS di cui si parla ci sarà davvero. Le cifre vengono da fonti di settore citate dal Commercial Times, non da un annuncio di TSMC.
La capacità continua a crescere
I soldi si muovono ancora. Il 3 novembre BriefAsia ha riferito che diverse aziende della filiera AI hanno annunciato nelle ultime settimane nuovi investimenti produttivi.
Gli impegni riguardano fabbricazione di chip, packaging avanzato, componenti ottici e infrastrutture per data center, secondo lo stesso articolo. I risultati del terzo trimestre hanno mostrato ricavi e margini in miglioramento grazie agli ordini AI, e diverse società hanno parlato di visibilità sugli ordini fino al primo semestre del 2027. A Taiwan più assemblatrici stanno ampliando le capacità su interposer e chip-on-wafer-on-substrate. I produttori di memoria sudcoreani hanno anticipato le tabelle di marcia per la memoria high-bandwidth di nuova generazione, con spazi clean-room disponibili prima del previsto.
È molto capitale puntato su un solo collo di bottiglia.
Il segnale sui prezzi dal CoWoS
Il Commercial Times ha scritto che fonderie e fornitori di assemblaggio e test in outsourcing stavano preparando aumenti del 10% al 20% per il packaging chip-on-wafer-on-substrate, ha riportato Investing.com il 27 ottobre. La domanda si è estesa oltre le GPU alle CPU per server e agli ASIC personalizzati. I tempi di test più lunghi per i chip AI mettono poi sotto pressione la capacità di packaging e test. I tempi di consegna delle macchine si sono allungati da tre-sei mesi a sei-otto mesi.
Nessuna azienda ha confermato quei numeri e non è emersa alcuna data di entrata in vigore.
Quanta capacità arriverà
La capacità mensile CoWoS di TSMC dovrebbe superare i 130.000 wafer nel 2026 e arrivare a 200.000 nel 2027, secondo stime di analisti citate dal Commercial Times.
I package stessi diventano più grandi. Le dimensioni dei package per chip AI si avvicinano a quattro volte il limite del reticolo, con la sfida sulle roadmap 2.5D che si estende al 2028, ha riportato biggo il 27 ottobre. I fornitori di macchinari lo sentono già: le vendite di ASMPT sono salite del 49% grazie al packaging per chip AI, ha riportato Startup Fortune il 27 ottobre, mentre l'unità core delle macchine è rimasta sotto le attese.
La scommessa più piccola dell'India sul packaging maturo
Lo stabilimento di Sahasra Semiconductors a Bhiwadi, nel Rajasthan, ha comportato un investimento di oltre 1.500.000.000 ₹, circa 15.800.000 $, secondo un annuncio del governo. L'impianto copre 5.295 metri quadrati e ha una capacità annua dichiarata di 60.000.000 di unità, cioè circa 164.000 unità al giorno. L'impianto OSAT di Tata Electronics in Assam, da 270.000.000.000 ₹ (circa 3.250.000.000 $), ha una capacità approvata di 48.000.000 di unità al giorno. Lo stabilimento CG Power di Sanand, da 76.000.000.000 ₹, è previsto per 15.000.000 di unità al giorno. L'impianto Kaynes Technology di Sanand, da 33.070.000.000 ₹, è progettato per oltre 6.330.000 di unità al giorno.
Il consulente Nitin Dodia ha stimato che un impianto dedicato a tecnologie di packaging maturo potrebbe costare da 1.500.000.000 a 2.000.000.000 ₹, circa da 15.800.000 a 21.000.000 $. Ha detto a EE Times che un nuovo OSAT dovrebbe assicurarsi almeno un cliente impegnato ad acquistare per tre-cinque anni. Senza quel cliente di riferimento, le macchine restano ferme.
Cosa resta in tensione
La disponibilità di substrati per il packaging avanzato resta limitata e i tempi di consegna di alcuni materiali usati nelle memorie high-bandwidth si sono allungati, ha riferito BriefAsia.
I produttori di circuiti stampati hanno segnalato carenze di laminati specifici necessari per schede con molti strati, il che ha spinto al rialzo i prezzi dei componenti. I fornitori di memoria hanno reagito dando priorità alla memoria high-bandwidth rispetto alla DRAM di largo consumo. Questo cambiamento ha conseguenze per chi compra server ed elettronica di consumo.
Fonti
28- 01Is There Room for Small-Scale OSATs in India's Chip Packaging Boom?EN
- 02AI Chip Suppliers Push Capacity Despite Downturn WarningsEN
- 03TSMC to raise advanced chip packaging prices by up to 20%, report saysEN
- 04AI Chip Packaging Sizes Approach 4x Reticle Limit as 2.5D Roadmap Battle Extends to 2028EN
- 05ASMPT sales jump 49% on AI chip packaging as core equipment unit missesEN
- 06TSMC Weighs 20% CoWoS Hike for Nvidia Chips [2026]EN
- 07Fast, Sub-Volt HZO Ferroelectric Capacitors For DRAM-Like Memory (SNU)EN
- 08Bosch gives chips their own division, eyeing €5bn in sales by 2030EN
- 09Waaree doubles Texas solar module manufacturing capacity to 3.2 GWEN
- 10 AI chip smugglers exploit trade control loophole to bring banned HBM from South Korea into China EN
- 11Huawei tells customers to find their own AI chip memory, effectively outsourcing procurement to the black marketEN
- 12Venture Kick backs Apolarion with €164K to advance plasma-based seed treatmentEN
- 13Apple warns of ‘unprecedented’ rise in memory chip pricesEN
- 14Chip Industry Technical Paper Roundup: Nov. 3EN
- 15 Putin demands Russian data centers supply capacity to the state in wake of Ukraine drone attacks EN
- 16AI, fuelled by advanced chips, set to power semiconductor manufacturing: industry veteranEN
- 17Li Auto launches 2026 i6 with unchanged starting price, upgraded in-house chip and batteryEN
- 18Cloud Revenue Hits $168B as AI Capacity ExpandsEN
- 19Marvell Snaps Photonics Chipmaker Lumentum to Bolster AI ConnectivityEN
- 20Camtek Can Defend 3D Chip Metrology, but 2D Inspection Risks, Pricing Pressure Weighing on Valuation, Morgan Stanley Says - Yahoo FinanceEN
- 21China’s CXMT defends bet on risky new DRAM architecture to circumvent US chip curbsEN
- 22AWS Capacity Largely Sold out through 2027, with On-Demand Headroom ReservedEN
- 23As AI cyber risks grow, Chinese chip expert urges shared ethics standards with US rivalsEN
- 24Chinese AI chipmaker Iluvatar CoreX says new GPU matches Nvidia’s H200 as chip gap closesEN
- 25GitHub Launches npm Firewall to Block Malicious Packages Before InstallationEN
- 26TSMC CoWoS price increase reportedly under consideration as Nvidia packaging demand strains supply - remioEN
- 27Oracle Cloud to Offer Google TPUs and New AI ChipsEN
- 28Huawei’s Tau Scaling Law roll-out reaches base stations in blow to US chip curbsEN
Tutti i numeri e le citazioni di questo testo provengono dalle fonti elencate sotto.
I contenuti sono stati preparati dalla redazione con il supporto dell'IA.
Commenti
0- Nessun commento — sii il primo.