Kapazität für KI-Chipverpackung wächst, CoWoS-Preise sollen steigen
Unternehmen der KI-Lieferkette stecken weiter Kapital in neue Verpackungslinien. Die Auftragssichtbarkeit reicht laut BriefAsia vom 3. November bis in die erste Hälfte 2027. Gleichzeitig werden fortschrittliche Verpackungen teurer: Foundries und Montagebetriebe sollen Ende Oktober Preiserhöhungen von 10% bis 20% vorbereiten.
Lena BrandtKI, Modelle und Technik
Käufer von KI-Beschleunigern bekommen die steigenden Verpackungspreise zu spüren: Sie sollen um 10% bis 20% zulegen. Lieferzeiten für Anlagen von sechs bis acht Monaten sorgen dafür, dass neue Linien nicht schnell verfügbar sind. Unklar bleibt, ob die gemeldete CoWoS-Erhöhung überhaupt kommt. Die Zahlen stammen von Branchenquellen, die die Commercial Times zitiert, nicht von einer Ankündigung von TSMC.
Kapazität wird weiter aufgebaut
Das Geld fließt weiter. BriefAsia berichtete am 3. November, dass mehrere Unternehmen der KI-Lieferkette in den vergangenen Wochen neue Investitionen in die Fertigung angekündigt haben.
Die Zusagen erstrecken sich laut demselben Bericht auf Chipfertigung, fortschrittliche Verpackung, optische Komponenten und Rechenzentrumsinfrastruktur. Die Ergebnisse des dritten Quartals zeigten Umsatz- und Margenverbesserungen im Zusammenhang mit KI-Aufträgen. Mehrere Unternehmen nannten eine Auftragssichtbarkeit bis in die erste Hälfte 2027. In Taiwan erweitern mehrere Verpackungsbetriebe ihre Kapazitäten für Interposer und Chip-on-Wafer-on-Substrate. Südkoreanische Speicherhersteller haben die Zeitpläne für die nächste Generation von High-Bandwidth-Speicher vorgezogen. Reinraumflächen gehen früher als ursprünglich geplant in Betrieb.
Das ist viel Kapital, das auf einen Engpass zielt.
Das Preissignal von CoWoS
Die Commercial Times berichtete, dass Foundries sowie Auftragsfertiger für Montage und Test Preiserhöhungen von 10% bis 20% für Chip-on-Wafer-on-Substrate-Verpackung vorbereiteten. Das schrieb Investing.com am 27. Oktober. Die Nachfrage hat sich über GPUs hinaus auf Server-CPUs und kundenspezifische ASICs ausgeweitet. Längere Testzeiten für KI-Chips erhöhen den Druck auf Verpackungs- und Testkapazitäten. Die Lieferzeiten für Anlagen haben sich von zuvor drei bis sechs Monaten auf sechs bis acht Monate verlängert.
Kein Unternehmen hat diese Zahlen bestätigt, ein Wirksamkeitsdatum ist nicht bekannt.
Wie viel Kapazität hinzukommt
Die monatliche CoWoS-Kapazität von TSMC soll 2026 mehr als 130.000 Wafer übersteigen und 2027 200.000 erreichen. Das schätzen Analysten, die die Commercial Times zitiert.
Die Packages selbst werden größer. Die Verpackungsgrößen von KI-Chips nähern sich dem Vierfachen des Reticle-Limits, und der Wettbewerb um die 2.5D-Roadmap reicht bis 2028. Das berichtete biggo am 27. Oktober. Die Anlagenlieferanten spüren das bereits: Der Umsatz von ASMPT sprang um 49% dank KI-Chipverpackung, berichtete Startup Fortune am 27. Oktober. Das Kerngeschäft mit Anlagen verfehlte dagegen die Erwartungen.
Indiens kleineres Engagement bei ausgereifter Verpackung
Das Werk von Sahasra Semiconductors in Bhiwadi, Rajasthan, umfasste eine Investition von mehr als 1.500.000.000 ₹, etwa 15.800.000 $. Das geht aus einer Regierungsankündigung hervor. Die Anlage erstreckt sich über 5.295 Quadratmeter und hat eine angegebene jährliche Verpackungskapazität von 60.000.000 Einheiten, also rund 164.000 Einheiten pro Tag. Die OSAT-Anlage von Tata Electronics in Assam mit 270.000.000.000 ₹, etwa 3.250.000.000 $, hat eine genehmigte Kapazität von 48.000.000 Einheiten pro Tag. Das Werk von CG Power in Sanand mit 76.000.000.000 ₹ ist für 15.000.000 Einheiten pro Tag geplant. Die Anlage von Kaynes Technology in Sanand mit 33.070.000.000 ₹ ist für mehr als 6.330.000 Einheiten pro Tag ausgelegt.
Der Berater Nitin Dodia schätzte, dass eine Anlage für ausgereifte Verpackungstechnologien für 1.500.000.000 ₹ bis 2.000.000.000 ₹, etwa 15.800.000 $ bis 21.000.000 $, gebaut werden könnte. Er sagte gegenüber EE Times, ein neues OSAT sollte mindestens einen Kunden gewinnen, der sich zum Kauf über drei bis fünf Jahre verpflichtet. Ohne diesen Anker stehe die Ausrüstung still.
Was knapp bleibt
Die Verfügbarkeit von Substraten für fortschrittliche Verpackung bleibt angespannt. Die Lieferzeiten für einige Materialien, die in High-Bandwidth-Speicher verwendet werden, haben sich verlängert, berichtete BriefAsia.
Hersteller von Leiterplatten haben auf Engpässe bei bestimmten Laminaten hingewiesen, die für Platinen mit hoher Lagenzahl benötigt werden. Das treibt die Preise für Komponenten nach oben. Speicherhersteller haben darauf reagiert, indem sie High-Bandwidth-Speicher gegenüber Standard-DRAM priorisieren. Diese Verschiebung hat Folgen für Käufer von Servern und Unterhaltungselektronik.
Quellen
28- 01Is There Room for Small-Scale OSATs in India's Chip Packaging Boom?EN
- 02AI Chip Suppliers Push Capacity Despite Downturn WarningsEN
- 03TSMC to raise advanced chip packaging prices by up to 20%, report saysEN
- 04AI Chip Packaging Sizes Approach 4x Reticle Limit as 2.5D Roadmap Battle Extends to 2028EN
- 05ASMPT sales jump 49% on AI chip packaging as core equipment unit missesEN
- 06TSMC Weighs 20% CoWoS Hike for Nvidia Chips [2026]EN
- 07Fast, Sub-Volt HZO Ferroelectric Capacitors For DRAM-Like Memory (SNU)EN
- 08Bosch gives chips their own division, eyeing €5bn in sales by 2030EN
- 09Waaree doubles Texas solar module manufacturing capacity to 3.2 GWEN
- 10 AI chip smugglers exploit trade control loophole to bring banned HBM from South Korea into China EN
- 11Huawei tells customers to find their own AI chip memory, effectively outsourcing procurement to the black marketEN
- 12Venture Kick backs Apolarion with €164K to advance plasma-based seed treatmentEN
- 13Apple warns of ‘unprecedented’ rise in memory chip pricesEN
- 14Chip Industry Technical Paper Roundup: Nov. 3EN
- 15 Putin demands Russian data centers supply capacity to the state in wake of Ukraine drone attacks EN
- 16AI, fuelled by advanced chips, set to power semiconductor manufacturing: industry veteranEN
- 17Li Auto launches 2026 i6 with unchanged starting price, upgraded in-house chip and batteryEN
- 18Cloud Revenue Hits $168B as AI Capacity ExpandsEN
- 19Marvell Snaps Photonics Chipmaker Lumentum to Bolster AI ConnectivityEN
- 20Camtek Can Defend 3D Chip Metrology, but 2D Inspection Risks, Pricing Pressure Weighing on Valuation, Morgan Stanley Says - Yahoo FinanceEN
- 21China’s CXMT defends bet on risky new DRAM architecture to circumvent US chip curbsEN
- 22AWS Capacity Largely Sold out through 2027, with On-Demand Headroom ReservedEN
- 23As AI cyber risks grow, Chinese chip expert urges shared ethics standards with US rivalsEN
- 24Chinese AI chipmaker Iluvatar CoreX says new GPU matches Nvidia’s H200 as chip gap closesEN
- 25GitHub Launches npm Firewall to Block Malicious Packages Before InstallationEN
- 26TSMC CoWoS price increase reportedly under consideration as Nvidia packaging demand strains supply - remioEN
- 27Oracle Cloud to Offer Google TPUs and New AI ChipsEN
- 28Huawei’s Tau Scaling Law roll-out reaches base stations in blow to US chip curbsEN
Alle Zahlen und Zitate in diesem Text stammen aus den unten genannten Quellen.
Die Materialien wurden vom Redaktionsteam mit Unterstützung von KI erstellt.
Lena Brandt
Kommentare
0- Noch keine Kommentare — seien Sie der Erste.